会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 31. 发明公开
    • 이리듐(Ir) 전극의 건식 식각방법
    • 干蚀刻(IR)电极的方法
    • KR1020010088057A
    • 2001-09-26
    • KR1020000012055
    • 2000-03-10
    • 삼성전자주식회사
    • 정지원
    • C23F1/00
    • C23F4/00H01L21/32136C23F1/12C23F1/02
    • PURPOSE: A method for dry etching an iridium (Ir) electrode is provided which effectively excludes generation of etch residue during etching process of an Ir electrode using a photoresist mask, favorably maintains profile of the Ir electrode by highly maintaining selectivity of the photoresist mask, and etches the Ir electrode in a high etching speed. CONSTITUTION: The method for dry etching an iridium (Ir) electrode comprises the steps of depositing an iridium metallic thin film on a substrate; forming a certain patterned photoresist mask on the metallic thin film; etching the metallic thin film which is not covered by the photoresist mask into a certain pattern using the etching gas by generating plasma with an etching gas containing an inert gas and fluorine gas; and removing the photoresist mask, wherein the fluorine gas contains any one gas from C2F6, CF4, C3F8 or SF6, wherein the inert gas is Ar, He, Ne, Kr or N2, and wherein the plasma is generated by a high density etching apparatus using inductively coupled plasma.
    • 目的:提供一种用于干蚀刻铱(Ir)电极的方法,其有效地排除了在使用光致抗蚀剂掩模的Ir电极的蚀刻工艺期间产生蚀刻残留物,有利地通过高度维持光致抗蚀剂掩模的选择性来保持Ir电极的轮廓, 并以高蚀刻速度蚀刻Ir电极。 构成:用于干蚀刻铱(Ir)电极的方法包括以下步骤:在基底上沉积铱金属薄膜; 在金属薄膜上形成一定的图案化光刻胶掩模; 通过使用含有惰性气体和氟气的蚀刻气体产生等离子体,使用蚀刻气体将未被光致抗蚀剂掩模覆盖的金属薄膜蚀刻成一定的图案; 除去光致抗蚀剂掩模,其中氟气含有来自C2F6,CF4,C3F8或SF6的任何一种气体,其中惰性气体是Ar,He,Ne,Kr或N2,其中等离子体由高密度蚀刻装置产生 使用电感耦合等离子体。
    • 33. 发明公开
    • SBT 박막의 건식 식각방법
    • 含有STR UM STR FOR FOR FOR UM UM UM UM UM UM UM UM UM UM UM UM UM UM UM UM UM
    • KR1020010018056A
    • 2001-03-05
    • KR1019990033857
    • 1999-08-17
    • 삼성전자주식회사
    • 정지원
    • H01L21/306
    • PURPOSE: A dry etching method for a thin layer containing strontium, bismuth and tantalum and mostly used for a ferroelectric capacitor is provided to enable a minute, exact and clean etching. CONSTITUTION: After an electrode layer(12) such as a platinum layer is formed on a substrate(11), the thin layer(13) is formed thereon and a photoresist pattern(14) is then formed on the thin layer(13). Thereafter, a resultant etching object(10) is loaded in an etching chamber. Subsequently, while an internal pressure of the etching chamber is maintained within preset ranges, a mixed etchant gas containing a chlorine, a carbon fluoride and an argon gases is supplied into the etching chamber and turned into a plasma state. The thin layer(13) is then etched into a desired pattern. Preferably, the chlorine gas is mixed in the etchant gas more than one part by volume per one part of the carbon fluoride gas. In addition, the chlorine and carbon fluoride gases may cover together a volume ratio of 30 to 40 percent in the etchant gas.
    • 目的:提供一种用于包含锶,铋和钽并且主要用于铁电电容器的薄层的干蚀刻方法,以实现精细和精确的蚀刻。 构成:在基板(11)上形成诸如铂层的电极层(12)之后,在其上形成薄层(13),然后在薄层(13)上形成光刻胶图案(14)。 此后,将所得的蚀刻对象(10)装入蚀刻室。 随后,当蚀刻室的内部压力保持在预设范围内时,将含有氯,氟化碳和氩气的混合蚀刻剂气体供应到蚀刻室中并变成等离子体状态。 然后将薄层(13)蚀刻成所需的图案。 优选地,氯气在蚀刻剂气体中每一份氟化碳气体混合超过一份体积。 此外,氯和氟化碳气体可以在蚀刻剂气体中一起覆盖30%至40%的体积比。
    • 36. 发明公开
    • 쌍극성 트랜지스터 및 그 제조 방법
    • 双极晶体管及其制造方法
    • KR1019970008642A
    • 1997-02-24
    • KR1019950020176
    • 1995-07-10
    • 삼성전자주식회사
    • 정지원
    • H01L29/73H01L21/331
    • 본 발명은 쌍극성 NPN 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 에미터 폴리와 베이스 폴리가 질화막과 실리콘 산화막으로 격리되어 있는 수직 구조의 쌍극성 트랜지스터 및 그 제조 방법에 관한 것이다. 컬렉터 영역과 베이스 영역이 형성되어 있는 실리콘 기판 위에 에미터 폴리가 형성되어 있고 에미터폴리 보다 폭이 크게 제1질화막 및 제1산화막을 형성하고 에미터 폴리 측면 및 기판 상부에 제2산화막을 형성함과 동시에 에미터 폴리의 불순물을 베이스 영역으로 확산시켜 에미터 영역을 형성하고 질화규소를 적층하여 반응성 이온 식각으로 에미터 폴리 옆면 제1질화막 하부 및 이에 대응하는 제2산화막 윗 부분으로 이루어진 제2질화막을 형성하고 베이스 영역 위의 제2산화막을 제거하고 제1산화막 및 제1질화막을 제거하고 베이스 영역 위에 폴리실리콘으로 베이스 폴리를 형성한다. 이와 같이 본 발명에서는 에미터 폴리 형성시 식각 방법의 변경을 통해 소자의 손상을 방지하여 소자의 성능을 좋게 하고 에미터 폴리와 베이스 폴리를 자기 정합으로 형성하게 된다.
    • 37. 发明公开
    • 강유전성캐패시터의제조방법
    • 制造铁电电容器的方法
    • KR1019960036048A
    • 1996-10-28
    • KR1019950005784
    • 1995-03-20
    • 삼성전자주식회사
    • 정지원
    • H01L27/10
    • 본 발명은 FRAM(Ferroelectric Random Acess Memory)에 메모리 셀로 사용되는 강유전성 캐패시터의 제조 방법에 관한 것이다. 본 발명 제조방법은, 기판에 하부 전극과 상부 전극 및 상부 전극을 포함하는 적층을 형성하는 단계; 상기 상부 전극의 위에 포토레지스트를 형성하는 단계; 상기 포토레지스트를 소정 패턴으로 가공하는 패터닝 단계; 상기 기판을 에칭함에 있어서, 그 주위에 RF코일이 마련된 플라즈마 에칭 장치의 채임버 내부에 마련된 것으로 소정의 바이어스 전압이 인가되는 홀더에 장착하며, 채임버 내에 Ar, C
      2 F
      6, C1 가스를 소정 함량비의 소정 압력으로 주입하며, 상기 채임버 내에 RF 코일에 소정 주파수의 펄스를 소정 파워로 인가하여 상기 채임버 내에 소정 강도의 자장을 형성하면서 플라즈마를 발생시켜, 포토레지스트를 마스크로 사용하여 상부 전극으로부터 상기 강유전체에 이르기까지 고밀도로 유도된 Ar, C
      2 F
      6 , C1
      2 가스 플라즈마로 에칭하는 단계;를 포함한다. 이러한 본 발명에 의하면 강유전체 물질과 전극 물질의 에칭 속도를 현저히 증가시키며, 특히 포터제지스트에 대한 강유전체페물질과 전극 물질의 선택도를 향상시킬 수 있음으로써 포토레지스트를 마스크물질로 사용할 수 있게 된다.