专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

MX2014000852A APARATO TRANSMISOR, APARATO RECEPTOR, Y METODO TRANSCEPTOR PARA LOS MISMOS. 未知
公开(公告)号：MX2014000852A
公开(公告)日：2014-04-30
申请号：MX2014000852
申请日：2012-07-23
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： JANG YONG-SEOK , PARK HONG-SEOK , LEE JAE-JUN , KIM HEE-JEAN , LEE DAE-JONG , JOO YU-SUNG , KIM YONG-JE , JOO SEONG-SIN
IPC分类号： H04N7/08 , H04N13/00
摘要： Se divulga un aparato transmisor. El aparato transmisor comprende: un desmultiplicador de impulsos para la desmultiplicación de los impulsos de los datos multimedia; un primer codificador para codificar los datos multimedia con impulsos desmultiplicados; una primera unidad transmisora para transmitir los datos multimedia codificados a través de una primera red transmisora; un decodificador para decodificar los datos multimedia codificados; un multiplicador de impulsos para la multiplicación de los impulsos de los datos multimedia decodificados; una unidad generadora de datos de restauración para generar datos de restauración utilizando los datos multimedia con impulsos multiplicados; un segundo codificador para codificar los datos de restauración; y una segunda unidad transmisora para transmitir los datos de restauración codificados a través de una segunda red transmisora.

22. 发明专利

DE102006059396A1 Memory system couples memory on memory module to one of the other primary and secondary memories through point-to-point link 未知
公开(公告)号：DE102006059396A1
公开(公告)日：2007-06-28
申请号：DE102006059396
申请日：2006-12-08
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： LEE JAE-JUN , CHOI JOO-SUN , KIM KYU-HYOUN , PARK KWANG-SOO
IPC分类号： G11C5/06 , G11C5/02
摘要： The primary memories (116,122) and secondary memories (118,124) are coupled through a point-to-point link. A memory module (114) has two of the primary and secondary memories. A connection element connects the memory module to a mother board. Another connection module connects one of the other primary and secondary memories to the mother board. The memory on the memory module is coupled to one of the other memories. The connector element carries command/address (CA) signals and data signals.

23. 发明专利

DE10237994B4 未知
公开(公告)号：DE10237994B4
公开(公告)日：2006-06-14
申请号：DE10237994
申请日：2002-08-14
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： PARK MYUN-JOO , SO BYUNG-SE , LEE SANG-WON , LEE JAE-JUN
IPC分类号： G06F1/16 , G06F1/18 , G06F3/06 , G06F13/14 , H05K1/02
摘要： A system board includes a control unit; connectors arranged in series in one direction and accepting a connecting means for inputting and outputting data; and signal lines connecting the control unit to the connectors and including at least one branch point, wherein sub signal lines branched off at the same branch point are equal in length and/or loads of path from the branch point to the connecting means.

24. 发明专利

MX2012004265A METODO Y APARATO DE GENERACION DE FLUJO Y METODO Y APARATO DE PROCESAMIENTO DE FLUJO. 未知
公开(公告)号：MX2012004265A
公开(公告)日：2012-05-29
申请号：MX2012004265
申请日：2010-10-20
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： KIM YONG-TAE , JANG MOON-SEOK , LEE JAE-JUN , KIM JAE-SEUNG
IPC分类号： H04N13/00
摘要： Se proporciona un método y aparato para la generación de un flujo, y un método y un aparato para el procesamiento del flujo. El método de generación del flujo incluye: generar un flujo elemental que incluye los datos de imagen de tres dimensiones (3D) que proporcionan una imagen 3D, y la información de detalle 3D para la reproducción de la imagen 3D; generar una sección que incluye la información de resumen 3D que representa que un flujo de transporte que será generado a partir del flujo elemental proporciona la imagen 3D; y generar el flujo de transporte con respecto a la sección y el flujo elemental.

25. 发明专利

DE102004039806A1 Memory module for computer system, includes buffer for buffering signal for memory chips, which is placed on circuit boards 未知
公开(公告)号：DE102004039806A1
公开(公告)日：2005-03-31
申请号：DE102004039806
申请日：2004-08-11
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： SO BYUNG-SE , CHO JEONG-HYEON , LEE JUNG-JOON , LEE JAE-JUN
IPC分类号： G06F12/00 , G11C5/06 , G11C7/10 , G11C8/06 , H05K1/14 , H05K1/18
摘要： The inner faces (32,54) and outer faces (34,52) of circuit boards (30,50) support memory chips (56,58). The electrical connector (60) connects circuit boards. The buffer (38) is placed on circuit board (30), buffers signal for memory chips. An independent claim is also included for memory structure.

26. 发明专利

ITMI20041636A1 MODULO DI MEMORIA CON SCHEDE CIRCUITALI A CHIP DI MEMORIA 未知
公开(公告)号：ITMI20041636A1
公开(公告)日：2004-11-06
申请号：ITMI20041636
申请日：2004-08-06
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： CHO JEONG-HYEON , LEE JAE-JUN , LEE JUNG-JOON , SO BYUNG-SE
IPC分类号： H01L25/11 , G11C5/06 , G11C7/10 , G11C8/06 , H05K1/14 , H05K1/18

27. 发明专利

GB2334845A A scan format converter using look-up tables for converting a video format by bi-sigmoidal interpolation 未知
公开(公告)号：GB2334845A
公开(公告)日：1999-09-01
申请号：GB9827490
申请日：1998-12-15
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： YOO JOONG-SUN , HONG CHANG-WAN , CHOI JONG-CHUL , JEONG YEON-MO , LEE JAE-JUN
IPC分类号： G06T3/00 , G09G1/16 , H04N7/01
摘要： In a scan format converter, a memory controller 302 has a look-up table in which first and second displacement values for pixel points of a video format to be converted are stored. The controller 302 controls transmission of colour signals supplied from an external device and reads first and second displacement values for the pixel points of the colour signals from the look-up table. A mode detector 304 detects horizontal and vertical sync signals supplied from the external device and delivers a video format detection signal representing a mode of the video format currently supplied to the memory controller 302. Memories 312 and 314 temporarily store the colour signals. A colour signal logic circuit 310 has a plurality of bi-sigmoid interpolation tables 316 in which sigmoid interpolation functions (figure 3) according to a colour signal level difference between two pixel points are stored. Logic circuit 310 bi-sigmoidally interpolates the colour signal levels of the input pixel points with respect to an x-axis and a y-axis according to the first and second displacement values from the memory controller 302. A control register 306 sets a constant for controlling the sigmoid function characteristic. Also described is a method of generating the look-up tables.

28. 发明专利

BR112014003343B1 Aparelho de recepção e método de recepção do mesmo 未知
公开(公告)号：BR112014003343B1
公开(公告)日：2022-06-21
申请号：BR112014003343
申请日：2012-08-13
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： LEE DAE-JONG , KIM HEE-JEAN , PARK HONG-SEOK , LEE JAE-JUN , JANG YONG-SEOK , JOO YU-SUNG
IPC分类号： H04N7/08 , H04H40/18 , H04N7/173
摘要： aparelho de recepção e método de recepção do mesmo. é exposto um aparelho de recepção. o aparelho de recepção compreende: uma primeira unidade de recepção que recebe primeiros dados de multimídia, aos quais um primeiro código de tempo é adicionado por quadro, através de uma rede de difusão; uma segunda unidade de recepção que recebe segundos dados de multimídia, aos quais um segundo código de tempo é adicionado por quadro, através de uma rede de ip; um primeiro processador de sinal para processamento de sinal dos primeiros dados de multimídia e geração de um primeiro quadro de vídeo; um segundo processador de sinal para processamento de sinal dos segundos dados de multimídia e geração de um segundo quadro de vídeo; um controlador para comparação do primeiro código de tempo dos primeiros dados de multimídia com o segundo código de tempo dos segundos dados de multimídia, e o cálculo de uma diferença em informação de estampa de tempo nos quadros de vídeo tendo códigos de tempo combinando; e uma unidade de renderização para uso da diferença em informação de estampa de tempo para a leitura de respectivos quadros de vídeo que são sincronizados dentre o primeiro quadro de vídeo gerado e o segundo quadro de vídeo, e para execução da renderização.

29. 发明专利

BR112013018340A2 dispositivo de recepção, dispositivo de transmissão, e método de reprodução de conteúdo de multimídia em um dispositivo de recepção 未知
公开(公告)号：BR112013018340A2
公开(公告)日：2016-10-04
申请号：BR112013018340
申请日：2012-01-11
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： LEE DAE-JONG , KIM HEE-JEAN , PARK HONG-SEOK , LEE JAE-JUN , JANG MOON-SEOK , JANG YONG-SEOK , KIM YONG-TAE , JOO YU-SUNG
IPC分类号： H04N13/04 , H04N7/24
摘要： dispositivo de recepção, dispositivo de transmissão, e método de reprodução de conteúdo de multimídia em um dispositivo de recepção é revelado um dispositivo de recepção. o dispositivo de recepção inclui: uma primeira unidade de recepção tendo um primeiro fluxo de transporte em tempo real por intermédio de uma rede de difusão; uma segunda unidade de recepção recebendo um segundo fluxo de transporte em tempo real por intermédio de uma rede de comunicação; uma unidade de processamento de retardo retardando ao menos um do primeiro e segundo fluxos de transporte em tempo real para sincronização; uma primeira unidade de detecção detecção detectando os primeiros dados a partir do primeiro fluxo de transporte em tempo real; uma segunda unidade de detecção detectando os segundos dados a partir de um segundo fluxo de transporte em tempo real; uma unidade de processamento de sinal combinando os primeiros dados e os segundos dados de modo a constituir conteúdo de multimídia; e uma unidade de reprodução reproduzindo o conteúdo de multimídia. consequentemente, o conteúdo de multimídia pode ser reproduzido de forma estável.

30. 发明专利

DE102006062578B4 Speichersystem 未知
公开(公告)号：DE102006062578B4
公开(公告)日：2016-07-21
申请号：DE102006062578
申请日：2006-12-29
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： LEE JAE-JUN , KIM JONG-HOON , PARK KWANG-SOO
IPC分类号： G11C5/06 , G06F13/16
摘要： Speichersystem (100) umfassend: – einen ersten, einen zweiten und einen dritten Konnektor (110, 120, 130), die auf einer Systemplatine angeordnet sind, wobei der dritte Konnektor (130) Anschlüsse (P3) umfasst, die mit Anschlüssen (P1, P2) des ersten und des zweiten Konnektors (110, 120) über Kanäle verbunden sind, und eine Speichersteuereinheit (140), der über Kanäle mit den Anschlüssen (P3) des dritten Konnektors (130) verbunden ist, – wobei das Speichersystem (100), wenn es mit einer ersten Speicherkapazität konfiguriert ist, Dummy-Speichermodule (160) und ein erstes Speichermodul (150) umfasst, die durch Installieren der Dummy-Speichermodule (160) in den ersten und den zweiten Konnektor (110, 120) und durch Installieren des ersten Speichermoduls (150) in den dritten Konnektor (130) mit der Speichersteuereinheit (140) verbunden sind, und – wobei das Speichersystem (100), wenn es alternativ mit einer zweiten Speicherkapazität konfiguriert ist, die größer als die erste Speicherkapazität ist, zweite Speichermodule (170) umfasst, die durch Installieren der zweiten Speichermodule (170) nur in den ersten und den zweiten Konnektor (110, 120) mit der Speichersteuereinheit (140) verbunden sind.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式