专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

JP2008258362A Semiconductor memory device 审中-公开
标题翻译：半导体存储器件
公开(公告)号：JP2008258362A
公开(公告)日：2008-10-23
申请号：JP2007098265
申请日：2007-04-04
申请人： Grandis Inc , Renesas Technology Corp , グランディスインコーポレイテッドGrandis,Inc. , 株式会社ルネサステクノロジ
发明人： KAWAGOE TOMOYA
IPC分类号： H01L21/8246 , G11C11/15 , H01L27/105 , H01L43/08
摘要： PROBLEM TO BE SOLVED: To provide a small semiconductor memory device by reducing the size of a cell transistor by reducing switching current.
SOLUTION: A semiconductor memory device having a memory cell array containing a plurality of magnetoresistive elements R01 and a plurality of switching elements comprises a digit line DL00 or the like. The plurality of magnetoresistive elements are connected to a source line SL00 and a bit line BL00 arranged substantially in parallel with each other. Data are written in the magnetoresistive element by an STT (Spin Torque Transfer) writing method. The plurality of switching elements are connected to the plurality of magnetoresistive elements in series, respectively. The plurality of switching elements are controlled by a word line WL4n arranged substantially vertically relative to the source line and the bit line. A digit line is adjacent to the magnetoresistive element so that a predetermined magnetic field is generated relative to the magnetoresistive element. The digit line is arranged substantially in parallel with the source line.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：通过降低开关电流来减小单元晶体管的尺寸来提供小型半导体存储器件。解决方案：具有包含多个磁阻元件R01和多个开关元件的存储单元阵列的半导体存储器件包括数字线DL00等。多个磁阻元件连接到基本上彼此平行布置的源极线SL00和位线BL00。通过STT（自旋转矩转移）写入方式将数据写入磁阻元件。多个开关元件分别连接到多个磁阻元件。多个开关元件由相对于源极线和位线基本垂直布置的字线WL4n控制。数字线与磁阻元件相邻，从而相对于磁阻元件产生预定的磁场。数字线基本上与源极线平行地布置。版权所有（C）2009，JPO＆INPIT

22. 发明专利

JP2008135119A Semiconductor memory device 审中-公开
标题翻译：半导体存储器件
公开(公告)号：JP2008135119A
公开(公告)日：2008-06-12
申请号：JP2006320520
申请日：2006-11-28
申请人： Grandis Inc , Renesas Technology Corp , グランディスインコーポレイテッドGrandis,Inc. , 株式会社ルネサステクノロジ
发明人： KAWAGOE TOMOYA
IPC分类号： G11C11/15 , H01L21/8246 , H01L27/105 , H01L43/08
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory device capable of extending an output voltage range without deteriorating characteristics of a sense amplifier circuit.
SOLUTION: The semiconductor memory device is equipped with: a plurality of magneto-resistance elements Rx0, Rx1 respectively connected to bit lines BLx0, BLx1; a plurality of reference resistors Rmin, Rmax respectively connected to bit lines BL_Bx0, BL_Bx1; and the sense amplifier circuit 10. The magneto-resistance elements Rx0, Rx1 accumulate binary data. The reference resistors Rmin, Rmax are used for generating a reference resistance value Rref. The sense amplifier 10 includes N type transistors 28a-31a, 28b-31b which respectively make currents IA-ID flowing on each bit line to branch when the data are read out from the magneto-resistance elements Rx0, Rx1, and join respective branched currents with a current flowing on the corresponding bit line different from the bit lines whereon respective branched currents flow.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：解决的问题：提供能够延长输出电压范围而不劣化读出放大器电路的特性的半导体存储器件。解决方案：半导体存储器件配备有分别连接到位线BLx0，BLx1的多个磁阻元件Rx0，Rx1; 分别连接到位线BL_Bx0，BL_Bx1的多个参考电阻器Rmin，Rmax; 和读出放大器电路10.磁阻元件Rx0，Rx1累积二进制数据。参考电阻Rmin，Rmax用于产生参考电阻值Rref。读出放大器10包括N型晶体管28a-31a，28b-31b，它们在从磁阻元件Rx0，Rx1读出数据时分别使每个位线上流动的电流IA-ID分支，并连接相应的分支电流电流流过不同于相应分支电流流动的位线的相应位线。版权所有（C）2008，JPO＆INPIT

23. 发明专利

JP2008097666A Driver circuit and semiconductor memory incorporating it 审中-公开
标题翻译：驱动电路和半导体存储器
公开(公告)号：JP2008097666A
公开(公告)日：2008-04-24
申请号：JP2006275415
申请日：2006-10-06
申请人： Grandis Inc , Renesas Technology Corp , グランディスインコーポレイテッドGrandis,Inc. , 株式会社ルネサステクノロジ
发明人： KAWAGOE TOMOYA
IPC分类号： G11C11/15
摘要： PROBLEM TO BE SOLVED: To secure a sufficient writing period when writing data and to reduce erroneous writing when reading data without particularly controlling the timing.
SOLUTION: This driver circuit for a semiconductor memory having magnetoresistive elements connected to bit lines BLix (i= 0, 1, ..., m, ..., M; x=0, 1) has a logic circuit to make predetermined logic calculations for the voltages on the row select line CSL and data writing control lines BFPx, BFNx (x=0, 1) and to output a pair of control circuits showing this logic calculation result, and a P-type transistor P1 and an N-type transistor N1 connected in series between the power source voltage VDD2 and the ground voltage Vgnd and to generate the control voltages of the bit line BLix (i= 0, 1, ..., m, ..., M; x=0, 1) based on the pair of control signals from the logic circuit.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：为了在写入数据时确保足够的写入周期，并且在不特别控制定时的情况下读取数据时减少错误写入。解决方案：具有连接到位线BLix（i = 0,1，...，m，...，M; x = 0,1）的磁阻元件的半导体存储器的该驱动电路具有逻辑电路对行选择线CSL和数据写入控制线BFPx，BFNx（x = 0,1）上的电压进行预定的逻辑计算，并输出显示该逻辑计算结果的一对控制电路，以及P型晶体管P1和串联连接在电源电压VDD2和接地电压Vgnd之间的N型晶体管N1，并产生位线BLix（i = 0,1，...，m，...，M; x = 0,1），基于来自逻辑电路的一对控制信号。版权所有（C）2008，JPO＆INPIT

24. 发明专利

JP2007537607A Spin barrier improved dual magneto-resistance effect element and a magnetic memory to use it 审中-公开
公开(公告)号：JP2007537607A
公开(公告)日：2007-12-20
申请号：JP2007513485
申请日：2005-05-11
申请人：グランディスインコーポレイテッドGrandis,Inc.
发明人：バレット、ティエリー
IPC分类号： H01L43/08 , G11C11/00 , G11C11/16 , H01L21/8246 , H01L27/105 , H01L43/10 , H01L43/12
CPC分类号： H01L43/08 , G11C11/16
摘要：磁気メモリで使用することができる磁気素子を提供するための方法およびシステム。この磁気素子は、第１のピン止め層と、スペーサ層と、自由層と、スピン・バリア層と、第２のピン止め層とを含む。スペーサ層は非磁気性であり、ピン止め層と自由層との間に位置する。書き込み電流が磁気素子を通過する場合には、自由層をスピン・トランスファにより切り替えることができる。自由層は、スペーサ層とスピン・バリア層との間に位置する。スピン・バリア層は、自由層と第２のピン止め層との間に位置する。スピン・バリア層は、自由層の減衰定数への外面による寄与を低減するように構成される。ある態様においては、スピン・バリア層は、高い面積抵抗を有し、スピン・ポンピング誘起減衰をほぼ除去することができる。他の態様においては、この磁気素子は、また、スピン・バリア層と自由層との間にスピン蓄積層を含む。スピン蓄積層は、高い導電性を有し、長いスピン拡散長さを有することができる。

25. 发明专利

JP2007525839A Spin transition magnetic element having a low saturation magnetization free layer 有权
公开(公告)号：JP2007525839A
公开(公告)日：2007-09-06
申请号：JP2006554272
申请日：2005-02-18
申请人：グランディスインコーポレイテッドGrandis,Inc.
发明人：アルバート、フランク , ピー．グエン、ポール , ディアオ、ズータオ , ホワイ、イーミン
IPC分类号： H01L43/08 , G11C11/15 , G11C11/16 , H01F10/14 , H01F10/16 , H01F10/26 , H01F10/32 , H01F41/30 , H01H9/00 , H01L21/8246 , H01L27/105 , H01L43/10
CPC分类号： H01L43/10 , B82Y25/00 , B82Y40/00 , G11C11/161 , H01F10/16 , H01F10/3263 , H01F10/3272 , H01F41/303
摘要：磁気メモリに用い得る磁気素子を提供するための方法及びシステムを提供する。磁気素子は、固定層と、非磁性スペーサ層と、自由層と、を含む。スペーサ層は、固定層と自由層との間に存在する。自由層は、書き込み電流が磁気素子を通過する時、スピン転移を用いて切換え得る。磁気素子は、更に、障壁層と、第２固定層とを含み得る。他の選択肢として、第２固定層と、第２スペーサ層と、自由層に静磁気的に結合された第２自由層とを含む。一つの態様において、自由層（１つ又は複数）は、非磁性材料（１つ又は複数）で希釈された強磁性材料（１つ又は複数）か、フェリ磁性的にドープされた強磁性材料（１つ又は複数）か、又は、非磁性材料（１つ又は複数）で希釈され且つフェリ磁性的にドープされた強磁性材料（１つ又は複数）を含み、低飽和磁化（１つ又は複数）を提供する。

26. 发明专利

JP2006518099A Comprising a magnetic layer having a resettable magnetization, using spin transfer multilayered structure 审中-公开
公开(公告)号：JP2006518099A
公开(公告)日：2006-08-03
申请号：JP2006500821
申请日：2004-01-07
申请人：グランディスインコーポレイテッドGrandis,Inc.
发明人：ピー．グエン、ポール , ホワイ、イーミン
IPC分类号： H01L43/08 , G11C11/15 , H01L21/8246 , H01L27/105
CPC分类号： G11C11/15 , G11C11/5607
摘要：高密度メモリアレイの磁性素子（３００）は、リセッタブル層（３０４）及び記憶層（３０２）を含む。リセッタブル層は、外部に生じる少なくとも一つの磁界によって選択方向に設定される磁化を有する。記憶層は、少なくとも一つの磁化容易軸を有し、かつ書き込み電流が磁性素子を流れると、スピントランスファー効果に基づいて方向を変える磁化を有する。磁性素子の別の実施形態は更に別の多層構造（４０９）を含み、トンネルバリア層（４１０）、ピン磁性層（４１１）、及び反強磁性層（４１２）により形成され、この反強磁性層は、ピン層の磁化を所定の方向に固定する。磁性素子の更に別の実施形態は、更に別の多層構造（５０９）を含み、この多層構造はトンネルバリア層（５１４）及び第２リセッタブル層（５１３）により形成され、この第２リセッタブル層は、基本形態のリセッタブル層の磁気モーメントとは異なる磁気モーメントを有する。

27. 发明专利

JP2006501650A Thermostable magnetic element utilizing spin transfer and mram device using the magnetic element 审中-公开
公开(公告)号：JP2006501650A
公开(公告)日：2006-01-12
申请号：JP2004539881
申请日：2003-09-23
申请人：グランディスインコーポレイテッドGrandis,Inc.
发明人：ピー．グエン、ポール , ホワイ、イーミン
IPC分类号： H01L43/08 , G11C11/16 , H01F10/32 , H01L21/8246 , H01L27/105 , H01L27/22 , H01L43/12
CPC分类号： H01F10/3272 , B82Y25/00 , B82Y40/00 , G11C11/16 , H01F10/3286 , H01F10/329 , H01F41/302 , H01L27/228 , H01L43/08
摘要：熱的に安定した状態で、スピントランスファ効果を用いて書き込まれることができる磁性素子（１２０）、およびその磁性素子（１２０）を用いる磁気メモリを設けるための方法およびシステムを開示する。その磁性素子（１２０）は、第１（１２８）、第２（１３２）および第３（１３６）のピン止め層と、第１（１３０）および第２（１３４）の非磁性層と、自由層（１４０）と、非磁性スペーサ層（１３８）とを備える。第１（１２８）、第２（１３２）および第３（１３６）のピン止め層は強磁性であり、第１、第２および第３の方向にピン止めされた第１、第２および第３の磁化を有する。第１（１３０）および第２（１３４）の非磁性層はそれぞれ第１および第２の拡散障壁を含む。第１（１３０）および第２（１３４）の非磁性層はそれぞれ、第１のピン止め層（１２８）と第２のピン止め層（１３２）の間、および第２のピン止め層（１３２）と第３のピン止め層（１３６）との間に位置する。第１（１２８）および第２（１３２）のピン止め層、ならびに第２（１３２）および第３（１３６）のピン止め層は反強磁性結合される。非磁性スペーサ層（１３８）は導電性であり、自由層（１４０）と第３のピン止め層（１３６）との間に存在する。さらに、Ｃｏを含有する強磁性層にＣｒおよび／またはＰｔをドープすることによって、性能をさらに改善することができる。

28. 发明专利

JP2013533646A It provides methods and systems for magnetic tunneling junction device with a biaxial anisotropy 有权
公开(公告)号：JP2013533646A
公开(公告)日：2013-08-22
申请号：JP2013524092
申请日：2011-07-28
申请人：グランディスインコーポレイテッドGrandis,Inc.
发明人：ドミトロ・アパルコフ
IPC分类号： H01L21/8246 , H01L27/105 , H01L43/08
CPC分类号： H01L43/08 , B82Y25/00 , G11C11/161 , H01F10/3254 , H01F10/3286 , H01F10/3295
摘要： A method and system for providing a magnetic junction usable in a magnetic device are described. The magnetic junction includes a pinned layer, a nonmagnetic spacer layer, and a free layer. The nonmagnetic spacer layer is between the pinned layer and the free layer. The free layer has a magnetic anisotropy, at least a portion of which is a biaxial anisotropy. The magnetic junction is configured such that the free layer is switchable between a plurality of stable magnetic states when a write current is passed through the magnetic junction.

29. 发明专利

JP2013504835A Method and system for providing a hierarchical data path for a spin transfer torque random access memory 有权
公开(公告)号：JP2013504835A
公开(公告)日：2013-02-07
申请号：JP2012528848
申请日：2010-09-07
申请人：グランディスインコーポレイテッドGrandis,Inc.
发明人：エイドリアン・イー・オング
IPC分类号： G11C11/15 , H01L21/8246 , H01L27/105
CPC分类号： G11C11/16 , G11C7/18 , G11C11/1653 , G11C11/1655 , G11C11/1673 , G11C11/1675 , G11C2207/002
摘要：磁気メモリを提供する方法およびシステムについて記載する。本方法およびシステムは、メモリアレイタイル(MAT)、中間回路要素、グローバルビット線、グローバルワード線、およびグローバル回路要素を提供することを含む。各MATは、磁気記憶セル、ビット線、およびワード線を含む。磁気記憶セルはそれぞれ、少なくとも1つの磁気素子および少なくとも1つの選択デバイスを含む。磁気素子は、磁気素子を通して駆動される書込み電流を使ってプログラム可能である。ビット線およびワード線は、磁気記憶セルに対応する。中間回路要素は、MAT内の読取りおよび書込み動作を制御する。各グローバルビット線は、複数のMATの第1の部分に対応する。各グローバルワード線は、MATの第2の部分に対応する。グローバル回路要素は、読取りおよび書込み動作のために、グローバルビット線の一部およびグローバルワード線の一部を選択し駆動する。

30. 发明专利

JP2012235159A Manufacturing method for magnetic memory device and magnetic memory device 有权
标题翻译：磁记忆装置和磁记忆装置的制造方法
公开(公告)号：JP2012235159A
公开(公告)日：2012-11-29
申请号：JP2012169160
申请日：2012-07-31
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社 , Grandis Inc , グランディスインコーポレイテッドGrandis,Inc.
发明人： FURUTA HARUO , UENO SHUICHI , MATSUDA AKIFUMI , FUKUMURA TATSUYA , KUROIWA TAKEHARU , WANG LIEN-CHANG , CHEN EUGENE , HUAI YIMING
IPC分类号： H01L21/8246 , H01L27/105 , H01L29/82 , H01L43/08 , H01L43/12
摘要： PROBLEM TO BE SOLVED: To provide a manufacturing method for a nonvolatile magnetic memory which reduces dispersion of characteristics between TMR elements and has high manufacturing yield, and to provide structure of the nonvolatile magnetic memory.SOLUTION: A manufacturing method for a magnetic memory device having a TMR element comprises: a step for forming an insulating film on an interlayer insulating film where a wiring layer is disposed; an opening step for forming an opening on the insulating film so as to expose the wiring layer; a metal layer forming step for forming a metal layer on the insulating film so as to fill the opening with the metal layer; a CMP step for grinding to remove the metal layer on the insulating film by using a CMP method and making the metal layer remaining in the opening to be a lower electrode; and a step for forming the TMR element on the lower electrode.
摘要翻译：解决的问题：提供一种减少TMR元件之间的特性分散并且制造成品率高的非易失性磁性存储器的制造方法，提供非易失性磁性存储器的结构。解决方案：具有TMR元件的磁存储器件的制造方法包括：在布置有布线层的层间绝缘膜上形成绝缘膜的步骤; 用于在所述绝缘膜上形成开口以使所述布线层露出的开口步骤; 金属层形成步骤，用于在绝缘膜上形成金属层，以便用金属层填充开口; CMP步骤，通过使用CMP方法研磨以除去绝缘膜上的金属层，并使残留在开口中的金属层成为下电极; 以及在下电极上形成TMR元件的步骤。版权所有（C）2013，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式