专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

ES2883587T3 Sistema de memoria con interconexión de solicitud punto a punto 未知
公开(公告)号：ES2883587T3
公开(公告)日：2021-12-09
申请号：ES17157845
申请日：2008-04-11
申请人： RAMBUS INC
发明人： PEREGO RICHARD , WARE FREDERICK
IPC分类号： G11C5/06 , G06F13/16 , G11C7/10
摘要： Un aparato que comprende un dispositivo (1552) de memoria dinámica de acceso aleatorio, DRAM, donde el dispositivo de DRAM tiene al menos dos puertos de solicitud, y un circuito integrado que tiene un controlador de memoria (1220) para controlar el funcionamiento del dispositivo de DRAM, comprendiendo el circuito integrado: una interfaz de solicitud unidireccional que tiene al menos dos puertos de comando / dirección (CA1, CA2), cada puerto de comando / dirección para enviar, en un modo operativo, comandos de escritura y direcciones correspondientes a un puerto de solicitud respectivo de los al menos dos puertos de solicitud del dispositivo de DRAM, y cada puerto de comando / dirección para enviar, en un modo de bucle de retorno, al menos un patrón de prueba al puerto de solicitud respectivo de los al menos dos puertos de solicitud del dispositivo de DRAM; y una pluralidad de interfaces de datos bidireccionales (DQ1, DQ2) para enviar, en el modo operativo, datos correspondientes a cada comando de escritura de los comandos de escritura al dispositivo de DRAM y para recibir de vuelta, en el modo de bucle de retorno, desde el dispositivo de DRAM, el al menos un patrón de prueba, donde el dispositivo de DRAM comprende: circuito de bucle de retorno para proporcionar, en el modo de bucle de retorno, rutas de bucle de retorno desde el puerto de solicitud respectivo de los al menos dos puertos de solicitud a una interfaz de datos bidireccional respectiva de la pluralidad de interfaces de datos bidireccionales (DQ1, DQ2) del circuito integrado.

12. 发明专利

AT545091T 未知
公开(公告)号：AT545091T
公开(公告)日：2012-02-15
申请号：AT08865977
申请日：2008-12-19
申请人： RAMBUS INC
发明人： OH KYUNG SUK , WILSON JOHN , WARE FREDERICK , KIM WOOPOUNG , KIZER JADE M , LEIBOWITZ BRIAN S , LUO LEI , EBLE JOHN CRONAN
IPC分类号： G06F13/42 , H04L25/49
摘要： Embodiments of a system that communicates bidirectional data between two devices via shared links is described. In this system, data is transmitted on the shared links by one of the devices using single-ended drivers, and corresponding symbols are received on the shared links by the other device using differential comparison circuits. The data may be encoded as a series of parallel codewords prior to transmission. Each shared link may communicate a respective symbol in each codeword, which can have one of two possible logical values (e.g., a logic 0 or a logic 1). The corresponding symbols received by the other device may comprise a parallel symbol set, and each of the differential comparison circuits may compare symbols received on pairs of the shared links. A decoder in the other device may decode a respective parallel symbol set from the outputs of the differential comparison circuits to recover the encoded data.

13. 发明申请

WO2016145328A3 HIGH PERFORMANCE NON-VOLATILE MEMORY MODULE 审中-公开
标题翻译：高性能非易失性存储器模块
公开(公告)号：WO2016145328A3
公开(公告)日：2016-11-03
申请号：PCT/US2016022046
申请日：2016-03-11
申请人： RAMBUS INC
发明人： WARE FREDERICK , TSERN ELY , LINSTADT JOHN
IPC分类号： G06F12/02 , G06F12/06 , G06F13/16
CPC分类号： G11C5/063 , G11C5/04
摘要： Memory controllers, devices, modules, systems and associated methods are disclosed. In one embodiment, a memory module includes a pin interface for coupling to a memory controller via a bus. The module includes at least two non-volatile memory devices, and a buffer disposed between the pin interface and the at least two non-volatile memory devices. The buffer receives non-volatile memory access commands from the memory controller that are interleaved with DRAM memory module access commands.
摘要翻译：公开了存储器控制器，设备，模块，系统和相关联的方法。在一个实施例中，存储器模块包括用于经由总线耦合到存储器控制器的引脚接口。该模块包括至少两个非易失性存储器件，以及设置在引脚接口和至少两个非易失性存储器件之间的缓冲器。缓冲器从存储器控制器接收与DRAM存储器模块访问命令交错的非易失性存储器访问命令。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式