专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

DE112011100564T5 Einfügen eines Flash-Zwischenspeichers in große Speichersysteme 未知
公开(公告)号：DE112011100564T5
公开(公告)日：2012-11-29
申请号：DE112011100564
申请日：2011-01-07
申请人： IBM
发明人： PLETKA ROMAN , HU XIAO-YU , GUPTA LOKESH MOHAN , HYDE II JOSEPH SMITH , BEN-HASE MICHAEL THOMAS , SANCHEZ ALFRED EMILIO , ASH KEVIN JOHN , ELEFT HERIOU EVANGELIOS , HAAS ROBERT , HSU YU-CHENG
IPC分类号： G06F12/08
摘要： Bereitgestellt wird ein E/A-Gehäusemodul mit einem oder mehreren E/A-Gehäusen mit einer Vielzahl von Steckplätzen für die Aufnahme von Elektronikeinheiten. Ein Hostadapter ist mit einem ersten Steckplatz des E/A-Gehäusemoduls verbunden und so konfiguriert, dass er einen Host mit dem E/A-Gehäuse verbindet. Ein Einheitenadapter ist mit einem zweiten Steckplatz des E/A-Gehäusemoduls verbunden und so konfiguriert, dass er eine Speichereinheit mit dem E/A-Gehäusemodul verbindet. Ein Flash-Cache ist mit einem dritten Steckplatz des E/A-Gehäusemoduls verbunden und beinhaltet einen Flash-basierten Speicher, der so konfiguriert ist, dass er Daten zwischenspeichert, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäusemodul verarbeitet werden. Ein primärer Prozessorkomplex verwaltet Datenanforderungen, die durch das E/-A-Gehäusemodul verarbeitet werden, indem er mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um die Datenanforderungen zu verwalten.

12. 发明专利

GB2490412A Integrating a flash cache into large storage systems 未知
公开(公告)号：GB2490412A
公开(公告)日：2012-10-31
申请号：GB201207226
申请日：2011-01-07
申请人： IBM
发明人： PLETKA ROMAN , ELEFTHERIOU EVANGELOS , HAAS ROBERT , HU XIAO-YU , HSU YU-CHENG , GUPTA LOKESH MOHAN , HYDE JOSEPH SMITH II , BENHASE MICHAEL THOMAS , SANCHEZ ALFRED EMILLIO , ASH KEVIN JOHN
IPC分类号： G06F12/08
摘要： An I/O enclosure module is provided with one or more I/O enclosures having a plurality of slots for receiving electronic devices. A host adapter is connected a first slot of the I/O enclosure module and is configured to connect a host to the I/O enclosure. A device adapter is connected to a second slot of the I/O enclosure module and is configured to connect a storage device to the I/O enclosure module. A flash cache is connected to a third slot of the I/O enclosure module and includes a flash-based memory configured to cache data associated with data requests handled through the I/O enclosure module. A primary processor complex manages data requests handled through the I/O enclosure module by communicating with the host adapter, device adapter, and flash cache to manage to the data requests.

13. 发明专利

DE112011100564B4 Einfügen eines Flash-Zwischenspeichers in große Speichersysteme 未知
公开(公告)号：DE112011100564B4
公开(公告)日：2021-08-26
申请号：DE112011100564
申请日：2011-01-07
申请人： IBM
发明人： PLETKA ROMAN , ELEFTHERIOU EVANGELOS , HAAS ROBERT , HU XIAO-YU , HSU YU-CHENG , GUPTA LOKESH MOHAN , HYDE II JOSEPH SMITH , BEN-HASE MICHAEL THOMAS , SANCHEZ ALFRED EMILIO , ASH KEVIN JOHN
IPC分类号： G06F12/08
摘要： Vorrichtung für das Einfügen eines Flash-basierten Caches in ein Speichersystem (200), wobei die Vorrichtung Folgendes umfasst:ein Eingabe-/Ausgabe(E/A)-Gehäuse (202a-n) mit einer Vielzahl von Steckplätzen für die Aufnahme von Hostadapters (208a-n) und Einheitenadapters (210a-n);einen Hostadapter, der in einem ersten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Hostadapter in einem Innenraum des E/A-Gehäuses befindet, wobei der Hostadapter konfiguriert ist, um einen Host (204a-n) mit dem E/A-Gehäuse zu verbinden;einen Einheitenadapter (210a-n), der in einem zweiten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Einheitenadapter in dem Innenraum des E/A-Gehäuses befindet, wobei der Einheitenadapter konfiguriert ist, um eine Speichereinheit (206a-n) mit dem E/A-Gehäuse zu verbinden;eine Flash-basierte Caching-Einheit („Flash-Cache“) (220an), die in einem dritten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Flash-Cache in dem Innenraum des E/A-Gehäuses befindet, wobei der Flash-Cache einen Flash-basierten Speicher umfasst, der so konfiguriert ist, dass er Daten zwischenspeichert, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der Flash-Cache in Bereiche unterteilt ist, die umfassen: einen Lese-Cachebereich (304), der Daten zwischenspeichert, die Lese-Datenanforderungen zugehörig sind, einen Schreib-Cachebereich (302), der Daten zwischenspeichert, die Schreib-Datenanforderungen zugehörig sind, einen Zusatz-Lese-Cachebereich (306), der einen Cache mit Daten verwaltet, die bereits in eine Speichereinheit ausgelagert wurden, so dass die Daten aus dem Zusatz-Lese-Cachebereich abgerufen werden können, und einen Speicherbereich (308) für das Speichern von Daten, die nicht in eine Speichereinheit ausgelagert wurden, so dass die Daten aus dem Speicherbereich abgerufen werden;einen primären Prozessorkomplex (214a) außerhalb des E/A-Gehäuses, der Datenanforderungen verwaltet, welche durch das E/A-Gehäuse verarbeitet werden, wobei der primäre Prozessorkomplex mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um die Datenanforderungen zu verwalten, wobei der primäre Prozessorkomplex einen ersten DRAM-Cache (Dynamic Random Access Memory, dynamischer Arbeitsspeicher) (216a) für das vorübergehende Zwischenspeichern von Daten umfasst, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der primäre Prozessorkomplex so konfiguriert ist, dass er Daten, die in dem ersten DRAM-Cache zwischengespeichert sind, in den Flash-Cache auslagert;einen sekundären Prozessorkomplex (214b) außerhalb des E/A-Gehäuses, der als eine sekundäre Verwaltungseinheit für Datenanforderungen dient, welche durch das E/A-Gehäuse verarbeitet werden, wobei der sekundäre Prozessorkomplex mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um als Reaktion auf einen Ausfall des primären Prozessorkomplexes Datenanforderungen zu verwalten, wobei der sekundäre Prozessorkomplex einen zweiten DRAM-Cache (216b) für das vorübergehende Zwischenspeichern von Daten umfasst, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der sekundäre Prozessorkomplex so konfiguriert ist, dass er Daten, die in dem zweiten DRAM-Cache zwischengespeichert sind, in den Flash-Cache auslagert.

14. 发明专利

GB2503266A Sharing aggregated cache hit and miss data in a storage area network 未知
公开(公告)号：GB2503266A
公开(公告)日：2013-12-25
申请号：GB201210995
申请日：2012-06-21
申请人： IBM
发明人： HU XIAO-YU , HAAS ROBERT , KOLTSIDAS IOANNIS , PLETKA ROMAN , MUENCH PAUL HENRI , BLINICK STEPHEN L , HSU YU-CHENG , ELEFTHERIOU EVANGELOS STAVROS , CHIU LAWRENCE YIUMCHEE
IPC分类号： G06F12/08 , G06F3/06 , G06F12/084 , G06F12/0866
摘要： A number of computer systems LS1, LS2 are connected to a shared data storage system CS to access data D. The computer systems each have a local cache CM1, CM2 and run applications A1, A2. The computer systems provide information about cache hits H and misses M to the storage system. The storage system aggregates the information and provides the aggregated information ACD to the computer systems. The computer systems then use the aggregated information to update the cached data. The computer system may populate the cache with one or more subsets of the data identified in the aggregated cache information. The computer system may immediately populate the cache with data identified in some of the subsets and may add data identified in other subsets to a watch list. Data corresponding to a local cache miss may also be put in the watch list.

15. 发明专利

DE102013210719A1 Verfahren und Systeme zum Verwalten von Cache-Speichern 未知
公开(公告)号：DE102013210719A1
公开(公告)日：2013-12-24
申请号：DE102013210719
申请日：2013-06-10
申请人： IBM
发明人： HU XIAO-YU , KOLTSIDAS IOANNIS , MUENCH PAUL HENRI , HSU YU-CHENG , HAAS ROBERT , PLETKA ROMAN , BLINICK STEPHEN L , ELEFHERIOU EVANGELOS STAVROS , CHIU LAWRENCE YIUMCHEE
IPC分类号： G06F12/08 , G06F12/084 , G06F12/0866
摘要： Die vorliegende Erfindung ist insbesondere auf Verfahren, Systeme und deren Komponenten zum Verwalten von Cache-Speichern gerichtet. Von einem globalen Systemstandpunkt weisen diese Verfahren auf: Bereitstellen (S100) eines computergesteuerten Systems (1), das ein gemeinsam genutztes Datenspeichersystem (CS) und mehrere lokale Server (LS1, LS2) aufweist, wobei: das gemeinsam genutzte Datenspeichersystem so eingerichtet ist, dass es mit den lokalen Servern zusammenwirkt; die lokalen Server Anwendungen (A1, A2) unter Verwendung von entsprechenden Cache-Speichern (CM1, CM2) bedienen, und jeder der lokalen Server auf Daten (D) zugreift, die in dem gemeinsam genutzten Datenspeichersystem gespeichert sind, Bereitstellen (S200H, S200M) von Cachespeicher-Dateninformationen von jedem der lokalen Server (LS1, LS2) für das gemeinsam genutzte Datenspeichersystem (CS), wobei die bereitgestellten Cachespeicher-Dateninformationen aufweisen: Cachespeicherzugriff-Trefferdaten (H), die Cachespeicherzugriff-Treffer von jedem der lokalen Server darstellen; und Cachespeicherzugriff-Fehltrefferdaten (M), die Cachespeicherzugriff-Fehltreffer von jedem der lokalen Server darstellen; in dem gemeinsam genutzten Datenspeichersystem Zusammenführen (S300) von wenigstens einem Teil der empfangenen Cachespeicherzugriff-Trefferdaten und Cachespeicherzugriff-Fehltrefferdaten zu zusammengeführten Cachespeicher-Dateninformationen (ACD) und Bereitstellen (S400) der zusammengeführten Cachespeicher-Dateninformationen an einen oder mehrere der lokalen Server; und in dem einen oder den mehreren lokalen Servern Aktualisieren (S500) eines bzw. mehrerer Cache-Speicher, die verwendet werden, um eine bzw. mehrere Anwendungen zu bedienen, auf der Grundlage der bereitgestellten zusammengeführten Cachespeicher-Dateninformationen (ACD).

16. 发明专利

AT402444T 未知
公开(公告)号：AT402444T
公开(公告)日：2008-08-15
申请号：AT05808157
申请日：2005-11-11
申请人： IBM
发明人： BLINICK STEPHEN LAROUX , HSU YU-CHENG , MIRABEAU LUCIEN , RANKIN RICKY DEAN , SONG CHENG-CHUNG
IPC分类号： G06F12/08

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式