专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

US20080192883A1 Shift register with six transistors and liquid crystal display using the same 有权
标题翻译：带6个晶体管的移位寄存器和使用相同的液晶显示器
公开(公告)号：US20080192883A1
公开(公告)日：2008-08-14
申请号：US12012845
申请日：2008-02-06
申请人： Chien-Hsueh Chang , Sz-Hsiao Chen
发明人： Chien-Hsueh Chang , Sz-Hsiao Chen
IPC分类号： G11C19/00
CPC分类号： G11C19/28
摘要： An exemplary shift register (20) includes a plurality of shift register units (200) connected one by one. Each of the shift register units includes a clock signal input terminal (TS), a reverse clock signal input terminal (TSB), a high level signal input terminal (VH), a low level signal input terminal (VL), an output terminal (VOUT), a reverse output terminal (VOUTB), a first input terminal (VIN1), a second input terminal (VIN2), a common node (P), a first switch circuit (31) providing a high level signal to the common node, a second switch circuit (32) providing a low level signal to the common node, a third switch circuit (33) providing a clock signal to the output terminal, a fourth switch circuit (34) providing a low level signal to the output terminal, and an inverter (36) connected between the output terminal and the reverse output terminal.
摘要翻译：示例性移位寄存器（20）包括一个一个连接的多个移位寄存器单元（200）。每个移位寄存器单元包括时钟信号输入端（TS），反向时钟信号输入端（TSB），高电平信号输入端（VH），低电平信号输入端（VL），输出端（ VOUT），反向输出端子（VOUTB），第一输入端子（VIN1），第二输入端子（VIN2），公共节点（P），第一开关电路（31）公共节点，向公共节点提供低电平信号的第二开关电路（32），向输出端提供时钟信号的第三开关电路（33），向第一开关电路提供低电平信号给第三开关电路输出端子和连接在输出端子和反向输出端子之间的反相器（36）。

12. 发明申请

US20070101218A1 Shift register system and method for driving a shift register system 审中-公开
标题翻译：移位寄存器系统和驱动移位寄存器系统的方法
公开(公告)号：US20070101218A1
公开(公告)日：2007-05-03
申请号：US11545984
申请日：2006-10-10
申请人： Chien-Chou Chen , Sz-Hsiao Chen
发明人： Chien-Chou Chen , Sz-Hsiao Chen
IPC分类号： G01R31/28
CPC分类号： G09G3/3677
摘要： An exemplary shift register system (200) includes a counter (270), a shift register (210), a level shifter (220), and a plurality of switches (231-234). The counter includes a signal receiving pin connecting to a first external circuit, a pulse output pin, and a number of signal output pins. The shift register includes sixty-four register units therein, sixty-four output pins, a start pin connected to the pulse output pin of the counter, a controlling pin connected to the signal receiving pin of the counter. The level shifter includes sixty-four input pins connected to the sixty-four output pins of the shift register, and sixty-four output pins. Each switch includes sixty-four input pins connected to the output pins of the level shift through a bus line (228), sixty-four output pins that are for connection to a second external circuit, and an enabling pin connected to a respective one of the signal output pins of the counter.
摘要翻译：示例性移位寄存器系统（200）包括计数器（270），移位寄存器（210），电平移位器（220）和多个开关（231-234）。计数器包括连接到第一外部电路的信号接收引脚，脉冲输出引脚和多个信号输出引脚。移位寄存器包括六十四个寄存器单元，六十四个输出引脚，连接到计数器的脉冲输出引脚的起始引脚，连接到计数器的信号接收引脚的控制引脚。电平转换器包括连接到移位寄存器的64个输出引脚的六十四个输入引脚和六十四个输出引脚。每个开关包括连接到通过总线（228）的电平移位的输出引脚的六十四个输入引脚，用于连接到第二外部电路的六十四个输出引脚，以及连接到相应的一个计数器的信号输出引脚。

13. 发明授权

US08847873B2 Gate line driving module for liquid crystal display and liquid crystal display using the same 有权
标题翻译：用于液晶显示器的栅极线驱动模块和使用它的液晶显示器
公开(公告)号：US08847873B2
公开(公告)日：2014-09-30
申请号：US12826594
申请日：2010-06-29
申请人： Chien-Hsueh Chiang , Sz-Hsiao Chen
发明人： Chien-Hsueh Chiang , Sz-Hsiao Chen
IPC分类号： G09G3/36 , G08C19/16 , G09G3/32 , G02F1/1345
CPC分类号： G09G3/3674 , G02F1/13454 , G02F2202/103 , G09G3/3266 , G09G3/3677 , G09G2300/0408 , G09G2310/0278 , G09G2310/0286 , G09G2320/043 , G09G2330/02 , G09G2330/06
摘要： A gate line driving module used on a liquid crystal display uses clock signal sources in replacement of a high level gate power source, such that the phenomenon of device characteristic drift occurring in the foregoing related art is avoided. The gate line driving module includes a plurality of odd-pixel gate line driving circuits, a plurality of even-pixel gate line driving circuits, and an auxiliary gate line driving circuit. A pair of neighboring odd-pixel gate line driving circuit and even-pixel gate line driving circuit exchange output signals thereof with each other in a forward or feedback manner for ensuring that each the odd-pixel gate line driving circuit and each the even-pixel gate line driving circuit are driven once. The auxiliary gate line driving circuit is used for ensuring that signal iteration of the gate line driving module is under normal operation.
摘要翻译：在液晶显示器上使用的栅极线驱动模块使用时钟信号源代替高电平门电源，从而避免了在上述现有技术中出现的器件特性偏移现象。栅极线驱动模块包括多个奇数像素栅极线驱动电路，多个偶数像素栅极线驱动电路和辅助栅极线驱动电路。一对相邻的奇数像素栅极线驱动电路和偶数像素栅极线驱动电路以正向或反向的方式彼此交换输出信号，以确保每个奇数像素栅极线驱动电路和每个偶数像素栅极线驱动电路被驱动一次。辅助栅极线驱动电路用于确保栅极线驱动模块的信号迭代正常工作。

14. 发明授权

US08054268B2 Liquid crystal display device having pairs of compensating gradations and method for driving same 有权
标题翻译：具有补偿等级对的液晶显示装置及其驱动方法
公开(公告)号：US08054268B2
公开(公告)日：2011-11-08
申请号：US12154836
申请日：2008-05-27
申请人： Eddy Giing-Lii Chen , Sz-Hsiao Chen
发明人： Eddy Giing-Lii Chen , Sz-Hsiao Chen
IPC分类号： G09G3/36
CPC分类号： G09G3/3648 , G09G3/2022 , G09G3/2081 , G09G2320/0247 , G09G2320/0252 , G09G2320/0261 , G09G2340/16 , G09G2360/16
摘要： An exemplary LCD includes a frame memory configured for receiving a plurality of first gradations of current frame and outputting a plurality of second gradations of preceding frame pre-stored therein; a comparator configured for receiving, comparing the first gradations with the second gradation to generate a comparison result; a luminance detector configured for detecting a luminance degree of each of pixel according to the gradations of current frame; a calculator configured for calculating a complication degree of a picture to be displayed in current frame; and a gradation processor configured for receiving the first gradations of current frame to be displayed on the LCD panel, generating a plurality of pairs of compensating gradations according to the gradation of each pixel, and selecting one pair of the compensating gradations to be outputted to the LCD panel according to a received comparison result, a received luminance degree, and a received complication degree.
摘要翻译：示例性LCD包括帧存储器，其被配置为用于接收当前帧的多个第一等级并输出其中预先存储的前一帧的多个第二等级; 比较器，被配置为接收将所述第一灰度与所述第二灰度比较以产生比较结果; 亮度检测器，被配置为根据当前帧的灰度来检测每个像素的亮度; 计算器，用于计算当前帧中要显示的图像的复杂程度; 以及灰度处理器，被配置为接收要在LCD面板上显示的当前帧的第一等级，根据每个像素的灰度产生多对补偿灰度，并选择一对待输出的补偿等级 LCD面板根据接收到的比较结果，接收到的亮度和接收的并发度。

15. 发明授权

US07983379B2 Shift register and liquid crystal display using same 有权
标题翻译：移位寄存器和液晶显示器使用相同
公开(公告)号：US07983379B2
公开(公告)日：2011-07-19
申请号：US12004588
申请日：2007-12-24
申请人： Man-Fai Ieong , Sz-Hsiao Chen
发明人： Man-Fai Ieong , Sz-Hsiao Chen
IPC分类号： G11C19/00
CPC分类号： G09G3/3688 , G09G3/3677 , G09G2310/0286 , G09G2320/0209 , G11C19/28
摘要： An exemplary shift register (20) includes a plurality of shift register units (200). The shift register units receive a clock signal and an inverse clock signal and output a plurality of shift register signals in sequence. The outputs waveforms of pre-stage shift register unit and the rear-stage shift register unit have no overlapping signals.
摘要翻译：示例性移位寄存器（20）包括多个移位寄存器单元（200）。移位寄存器单元接收时钟信号和反时钟信号，并依次输出多个移位寄存器信号。前级移位寄存器单元和后级移位寄存器单元的输出波形没有重叠信号。

16. 发明授权

US07746315B2 Timing control circuit and liquid crystal display using same 有权
标题翻译：定时控制电路和液晶显示器使用相同
公开(公告)号：US07746315B2
公开(公告)日：2010-06-29
申请号：US11644069
申请日：2006-12-22
申请人： Kuo-Feng Li , Sz-Hsiao Chen
发明人： Kuo-Feng Li , Sz-Hsiao Chen
IPC分类号： G09G3/36
CPC分类号： G09G3/3666 , G09G2310/0251 , G09G2320/0257
摘要： An exemplary liquid crystal display (LCD) (20) includes an LCD panel (24), a timing control circuit (21), a plurality of gate drivers (23) connected to the LCD panel, and a plurality of data drivers (22) connected to the LCD panel. The timing control circuit includes a plurality of reduced swing differential signaling (RSDS) output terminals. Each data driver is electrically connected to a respective RSDS output terminal of the timing control circuit via an independent conducting line.
摘要翻译：示例性液晶显示器（LCD）（20）包括LCD面板（24），定时控制电路（21），连接到LCD面板的多个栅极驱动器（23）和多个数据驱动器（22）连接到LCD面板。定时控制电路包括多个减速摆动差动信号（RSDS）输出端子。每个数据驱动器经由独立的导线与电路连接到定时控制电路的相应的RSDS输出端。

17. 发明申请

US20090010379A1 Shift register for a liquid crystal display 有权
标题翻译：移位寄存器用于液晶显示
公开(公告)号：US20090010379A1
公开(公告)日：2009-01-08
申请号：US12217340
申请日：2008-07-03
申请人： Chien-Hsueh Chiang , Sz-Hsiao Chen
发明人： Chien-Hsueh Chiang , Sz-Hsiao Chen
IPC分类号： G11C19/00
CPC分类号： G11C19/28 , G09G3/3677
摘要： A shift register of the present disclosure switches on and off various transistors in order to reduce power consumption. A high input voltage source and a low input voltage source of the shift register are spaced apart from each other so as to reduce signal noise distortion between the voltage sources. The shift register may be employed in a liquid crystal display (LCD).
摘要翻译：本公开的移位寄存器打开和关闭各种晶体管，以便降低功耗。移位寄存器的高输入电压源和低输入电压源彼此间隔开，以便减少电压源之间的信号噪声失真。移位寄存器可以用在液晶显示器（LCD）中。

18. 发明申请

US20080191993A1 Shift register with lower power consumption and liquid crystal display using the same 有权
标题翻译：具有较低功耗的移位寄存器和使用相同的液晶显示器
公开(公告)号：US20080191993A1
公开(公告)日：2008-08-14
申请号：US12012846
申请日：2008-02-06
申请人： Chien-Hsueh Chiang , Sz-Hsiao Chen
发明人： Chien-Hsueh Chiang , Sz-Hsiao Chen
IPC分类号： G09G3/36 , G11C19/00
CPC分类号： G11C19/28 , G09G3/3677 , G09G2330/021
摘要： An exemplary shift register (20) includes a plurality of shift register units (200) connected one by one. Each of the shift register units includes a clock signal input terminal (TS), a high level signal input terminal (VH), a low level signal input terminal (VL), an input terminal (VIN), a first output terminal (VOUT1), a second output terminal (VOUT2), a first common node (P1), a second common node (P2), a first switch circuit (31), a second switch circuit (32), a third switch circuit (33), a fourth switch circuit (34), a fifth switch circuit (35), a six switch circuit (36), a nor gate, an inverter, and an and gate.
摘要翻译：示例性移位寄存器（20）包括一个一个连接的多个移位寄存器单元（200）。每个移位寄存器单元包括时钟信号输入端（TS），高电平信号输入端（VH），低电平信号输入端（VL），输入端（VIN），第一输出端（VOUT1 ），第二输出端子（VOUT 2），第一公共节点（P 1），第二公共节点（P 2），第一开关电路（31），第二开关电路（32） 33），第四开关电路（34），第五开关电路（35），六开关电路（36），非门，逆变器和门。

19. 发明授权

US08116424B2 Shift register and liquid crystal display using same 有权
标题翻译：移位寄存器和液晶显示器使用相同
公开(公告)号：US08116424B2
公开(公告)日：2012-02-14
申请号：US12283816
申请日：2008-09-15
申请人： Chien-Hsueh Chiang , Sz-Hsiao Chen
发明人： Chien-Hsueh Chiang , Sz-Hsiao Chen
IPC分类号： G11C19/00
CPC分类号： G11C19/28 , G09G3/3677 , G09G3/3688 , G09G2310/0286
摘要： An exemplary shift register includes a plurality of shift register units, each of which includes an output circuit, an input circuit, and a logic circuit. The output circuit includes a clock transistor, a voltage stabilizing transistor, and an input circuit for receiving signals output by a previous shift register unit. The logic circuit receives signals output by the input circuit. When the input circuit outputs signals to switch on the clock transistor, the logic circuit outputs a low level voltage signal to shut off the voltage stabilizing transistor. Thus, the output circuit outputs signals via the clock circuit. On the other hand, when the input circuit outputs signals to shut off the clock transistor, the logic circuit outputs a high level voltage signal to turn on the voltage stabilizing transistor, so as to maintain the output circuit to output low level voltage signal.
摘要翻译：示例性移位寄存器包括多个移位寄存器单元，每个移位寄存器单元包括输出电路，输入电路和逻辑电路。输出电路包括时钟晶体管，稳压晶体管和用于接收由先前移位寄存器单元输出的信号的输入电路。逻辑电路接收由输入电路输出的信号。当输入电路输出信号以接通时钟晶体管时，逻辑电路输出低电平电压信号以切断稳压晶体管。因此，输出电路经由时钟电路输出信号。另一方面，当输入电路输出关闭时钟晶体管的信号时，逻辑电路输出高电平电压信号以导通稳压晶体管，从而保持输出电路输出低电平电压信号。

20. 发明授权

US07999783B2 Shift register with shift register unit having output terminal non-continuously receiving low voltage and liquid crystal display using the same 有权
标题翻译：带移位寄存器的移位寄存器具有输出端子不连续接收低电压和使用其的液晶显示器
公开(公告)号：US07999783B2
公开(公告)日：2011-08-16
申请号：US12005690
申请日：2007-12-28
申请人： Chien-Hsueh Chiang , Sz-Hsiao Chen
发明人： Chien-Hsueh Chiang , Sz-Hsiao Chen
IPC分类号： G09G3/36
CPC分类号： G11C19/28
摘要： An exemplary shift register (20) includes a plurality of shift register units (200) connected one by one. Each of the shift register units includes a first switch unit (201), a second switch unit (202), a third switch unit (203), a fourth switch unit (204), and a fifth switch unit (205). A signal input terminal of each shift register unit is coupled to an output terminal of a rear-stage shift register unit. A first clock input terminal receives a first clock signal to turn on/off the first and second switch units. The third switch unit receives a second clock signal. The fourth switch unit pulls up the output voltage of the output terminal according to a controlling signal from the first switch unit. The fifth switch unit pulls down the output voltage of the output terminal according to controlling signals from the second and third switch units.
摘要翻译：示例性移位寄存器（20）包括一个一个连接的多个移位寄存器单元（200）。每个移位寄存器单元包括第一开关单元（201），第二开关单元（202），第三开关单元（203），第四开关单元（204）和第五开关单元（205）。每个移位寄存器单元的信号输入端耦合到后级移位寄存器单元的输出端。第一时钟输入端子接收第一时钟信号以打开/关闭第一和第二开关单元。第三开关单元接收第二时钟信号。第四开关单元根据来自第一开关单元的控制信号上拉输出端子的输出电压。第五开关单元根据来自第二和第三开关单元的控制信号来拉低输出端子的输出电压。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式