会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 11. 发明专利
    • Method of manufacturing chip
    • 制造芯片的方法
    • JP2012129570A
    • 2012-07-05
    • JP2012084641
    • 2012-04-03
    • Megica Corpメギカ・コーポレイションMegica Corporation
    • M S RIN
    • H01L21/768H01L21/822H01L23/532H01L27/04
    • PROBLEM TO BE SOLVED: To provide a novel method of forming an interconnection line.SOLUTION: A thin wire interconnection (60) is provided in a first dielectric layer (12) located above a semiconductor circuit (42) formed in or on the surface of a substrate (10). A passivation layer (18) is attached onto the dielectric layer, and a second thick dielectric layer (20) is formed on the surface of the passivation layer. A thick and wide interconnection line is formed in the second thick dielectric layer. The first dielectric layer may be omitted so as to form a wide and thick interconnection network on the surface of the passivation layer attached onto the surface of the substrate.
    • 要解决的问题:提供形成互连线的新颖方法。 解决方案:在位于衬底(10)表面上或其表面上的半导体电路(42)上方的第一介电层(12)中提供细线互连(60)。 钝化层(18)附着在电介质层上,第二厚介电层(20)形成在钝化层的表面上。 在第二厚电介质层中形成厚且宽的互连线。 可以省略第一电介质层,以便在附着到衬底的表面上的钝化层的表面上形成宽而厚的互连网络。 版权所有(C)2012,JPO&INPIT