专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

121. 发明申请

WO2019139274A1 반도체 패키지용 절연층 제조방법 및 이에 의해 형성된 반도체 패키지용 절연층 审中-公开
公开(公告)号：WO2019139274A1
公开(公告)日：2019-07-18
申请号：PCT/KR2018/016351
申请日：2018-12-20
申请人： 주식회사 엘지화학
发明人： 정민수 , 경유진 , 최병주 , 정우재 , 이광주 , 조은별
IPC分类号： H01L23/29 , H01L23/482 , H01L23/485 , H01L21/02
CPC分类号： H01L21/02 , H01L23/29 , H01L23/482 , H01L23/485
摘要： 본 발명은 반도체 패키지용 절연층 제조시 절연층 내부에 발생하는 기공을 자기적 특성을 이용하여 제거하여 신뢰성을 높일 수 있고, 우수한 내열성을 가질 수 있는 반도체 패키지용 절연층 제조방법 및 이러한 반도체 패키지용 절연층 제조방법을 이용하여 얻어지는 반도체 패키지용 절연층에 관한 것이다.

122. 发明申请

WO2016122776A1 SEMICONDUCTOR PACKAGES WITH AN INTERMETALLIC LAYER HAVING A MELTING TEMPERATURE ABOVE 260°C, COMPRISING AN INTERMETALLIC CONSISTING OF SILVER AND TIN OR AN INTERMETALLIC CONSISTING OF COPPER AND TIN, AND CORRESPONDING MANUFACTURING METHODS 审中-公开
标题翻译：具有熔融温度高于260°C的金属间隔层的半导体封装，包含银和锡的金属间化合物或铜和锡的电介质和相应的制造方法
公开(公告)号：WO2016122776A1
公开(公告)日：2016-08-04
申请号：PCT/US2015/064521
申请日：2015-12-08
申请人： SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
发明人： SEDDON, Michael J. , CARNEY, Francis J.
IPC分类号： H01L21/60 , H01L23/482 , H01L23/485 , H01L21/78 , H01L21/683
CPC分类号： H01L24/32 , H01L21/4825 , H01L21/6836 , H01L21/78 , H01L23/482 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/27 , H01L24/28 , H01L24/29 , H01L24/30 , H01L24/31 , H01L24/33 , H01L24/81 , H01L24/83 , H01L24/94 , H01L2221/68327 , H01L2221/68381 , H01L2224/03416 , H01L2224/03418 , H01L2224/03444 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/03464 , H01L2224/0347 , H01L2224/0348 , H01L2224/0401 , H01L2224/04026 , H01L2224/05075 , H01L2224/05082 , H01L2224/05083 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05639 , H01L2224/05647 , H01L2224/11462 , H01L2224/11464 , H01L2224/11849 , H01L2224/1308 , H01L2224/13111 , H01L2224/13139 , H01L2224/13147 , H01L2224/13155 , H01L2224/13166 , H01L2224/13171 , H01L2224/16227 , H01L2224/16503 , H01L2224/16507 , H01L2224/17106 , H01L2224/2908 , H01L2224/29082 , H01L2224/29083 , H01L2224/29111 , H01L2224/29139 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29171 , H01L2224/29565 , H01L2224/29582 , H01L2224/29655 , H01L2224/29666 , H01L2224/3003 , H01L2224/30505 , H01L2224/32225 , H01L2224/32245 , H01L2224/32503 , H01L2224/81439 , H01L2224/8181 , H01L2224/81815 , H01L2224/81825 , H01L2224/83439 , H01L2224/8381 , H01L2224/83815 , H01L2224/83825 , H01L2224/8481 , H01L2224/8581 , H01L2224/8681 , H01L2224/94 , H01L2924/00015 , H01L2924/01327 , H01L2924/10162 , H01L2924/12041 , H01L2224/03 , H01L2224/27 , H01L2924/00014 , H01L2924/00012 , H01L2924/01074 , H01L2924/01024 , H01L2924/20642 , H01L2224/48
摘要： Methods of forming a semiconductor package (2, 12) are provided. Implementations include forming on a die backside (16) an intermediate metal layer (26) having multiple sublayers (40-46), each including a metal selected from the group consisting of titanium, nickel, copper, silver, and combinations thereof. A tin layer (48) is deposited onto the intermediate metal layer (26) and is then reflowed with a silver layer (52) of a substrate (50) to form an intermetallic layer (56) having a melting temperature above 260 degrees Celsius and including an intermetallic consisting of silver and tin and/or an intermetallic consisting of copper and tin. Another method of forming a semiconductor package includes forming a bump (22) on each of a plurality of exposed pads (20) of a top side (18) of a die (14), each exposed pad (20) surrounded by a passivation layer (24), each bump (22) including an intermediate metal layer (36) as described above and a tin layer (48) coupled to the intermediate metal layer (36), the tin layer (48) being then reflowed with a silver layer (52) of a substrate (50) to form an intermetallic layer (64), as described above.
摘要翻译：提供形成半导体封装（2,12）的方法。实施方案包括在模具背面（16）上形成具有多个子层（40-46）的中间金属层（26），每个子层包括选自钛，镍，铜，银及其组合的金属。将锡层（48）沉积在中间金属层（26）上，然后用衬底（50）的银层（52）回流以形成熔点高于260摄氏度的金属间层（56），并且包括由银和锡组成的金属间化合物和/或由铜和锡组成的金属间化合物。形成半导体封装的另一种方法包括在裸片（14）的顶侧（18）的多个裸露焊盘（20）的每一个上形成凸块（22），每个裸露焊盘（20）被钝化层包围（24）中，每个凸起（22）包括如上所述的中间金属层（36）和耦合到中间金属层（36）的锡层（48），然后锡层（48）用银层（52），以形成金属间层（64），如上所述。

123. 发明申请

WO2011063238A1 WIRE WRAP COMPOSITIONS AND METHODS RELATING THERETO 审中-公开
标题翻译：电线缠绕组合物及其相关方法
公开(公告)号：WO2011063238A1
公开(公告)日：2011-05-26
申请号：PCT/US2010/057434
申请日：2010-11-19
申请人： E. I. DU PONT DE NEMOURS AND COMPANY , AUMAN, Brian, C. , DUNBAR, Meredith, L. , HE, Tao , KOURTAKIS, Kostantinos
发明人： AUMAN, Brian, C. , DUNBAR, Meredith, L. , HE, Tao , KOURTAKIS, Kostantinos
IPC分类号： C08G73/10 , C09D179/08 , H01L21/77 , H01L23/14 , H01L23/29 , H05K1/03
CPC分类号： H01L23/482 , C08G73/1042 , C08G73/1046 , C08G73/105 , C08G73/1067 , C08G73/1071 , C08J5/18 , C08J2379/08 , C08K7/00 , C08K7/02 , C08K7/04 , C08K7/08 , C08K2201/016 , C08L79/08 , H01L23/293 , H01L23/295 , H01L24/12 , H01L2224/0231 , H01L2224/02319 , H01L2224/0233 , H01L2224/02335 , H01L2224/0236 , H01L2224/024 , H01L2224/0401 , H01L2224/16225 , H01L2224/16227 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01021 , H01L2924/01057 , H01L2924/01079 , H01L2924/01322 , H01L2924/09701 , H01L2924/12032 , H01L2924/14 , H05K1/0346 , H05K1/0373 , H05K2201/0154 , H05K2201/0209 , Y10T428/25 , Y10T428/256 , Y10T428/257 , Y10T428/259 , H01L2924/00
摘要： The present disclosure is directed to a wire wrap composition having a polyimide layer and a bonding layer. The polyimide layer is composed of a polyimide and a sub-micron filler. The polyimide is derived from at least one aromatic dianhydride component selected from rigid rod dianhydride, non-rigid rod dianhydride and combinations thereof, and at least one aromatic diamine component selected from rigid rod diamine, non-rigid rod diamine and combinations thereof. The mole ratio of dianhydride to diamine is 48-52:52-48 and the ratio of X:Y is 20-80:80-20 where X is the mole percent of rigid rod dianhydride and rigid rod diamine, and Y is the mole percent of non-rigid rod dianhydride and non-rigid rod diamine. The sub-micron filler is less than 550 nanometers in at least one dimension; has an aspect ratio greater than 3:1; is less than the thickness of the film in all dimensions.
摘要翻译：本公开涉及具有聚酰亚胺层和粘合层的线缠绕组合物。聚酰亚胺层由聚酰亚胺和亚微米填料构成。聚酰亚胺衍生自至少一种芳族二酸酐组分，其选自刚性链二酸酐，非刚性二醇二酸酐及其组合，以及至少一种芳族二胺组分，其选自刚性链二胺，非刚性棒二胺及其组合。二酐与二胺的摩尔比为48-52：52-48，X：Y的比例为20-80：80-20，其中X为刚性链二酸酐和刚性二胺的摩尔百分数，Y为摩尔比百分比的非刚性棒二酸酐和非刚性棒二胺。亚微米填料在至少一个维度上小于550纳米; 长宽比大于3：1; 小于所有尺寸的薄膜的厚度。

124. 发明申请

WO2011063209A1 THIN FILM TRANSISTOR COMPOSITIONS, AND METHODS RELATING THERETO 审中-公开
标题翻译：薄膜晶体管组合物及其相关方法
公开(公告)号：WO2011063209A1
公开(公告)日：2011-05-26
申请号：PCT/US2010/057388
申请日：2010-11-19
申请人： E. I. du Pont de Nemours and Company , AUMAN, Brian, C. , DUNBAR, Meredith, L. , HE, Tao , KOURTAKIS, Kostantinos
发明人： AUMAN, Brian, C. , DUNBAR, Meredith, L. , HE, Tao , KOURTAKIS, Kostantinos
IPC分类号： C08G73/10 , C09D179/08 , H01L21/77
CPC分类号： H01L23/482 , C08G73/1042 , C08G73/1046 , C08G73/105 , C08G73/1067 , C08G73/1071 , C08J5/18 , C08J2379/08 , C08K7/00 , C08K7/02 , C08K7/04 , C08K7/08 , C08K2201/016 , C08L79/08 , H01L23/293 , H01L23/295 , H01L24/12 , H01L2224/0231 , H01L2224/02319 , H01L2224/0233 , H01L2224/02335 , H01L2224/0236 , H01L2224/024 , H01L2224/0401 , H01L2224/16225 , H01L2224/16227 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01021 , H01L2924/01057 , H01L2924/01079 , H01L2924/01322 , H01L2924/09701 , H01L2924/12032 , H01L2924/14 , H05K1/0346 , H05K1/0373 , H05K2201/0154 , H05K2201/0209 , Y10T428/25 , Y10T428/256 , Y10T428/257 , Y10T428/259 , H01L2924/00
摘要： The present disclosure is directed to a thin film transistor composition. The thin film transistor composition has a semiconductor material and a substrate. The substrate is composed of a polyimide and a sub-micron filler. The polyimide is derived from at least one aromatic dianhydride component selected from rigid rod dianhydride, non-rigid rod dianhydride and combinations thereof, and at least one aromatic diamine component selected from rigid rod diamine, non-rigid rod diamine and combinations thereof. The mole ratio of dianhydride to diamine is 48 52:52-48 and the ratio of X:Y is 20-80:80-20 where X is the mole percent of rigid rod dianhydride and rigid rod diamine, and Y is the mole percent of non-rigid rod dianhydride and non-rigid rod diamine. The sub micron filler is less than 550 nanometers in at least one dimension; has an aspect ratio greater than 3:1; is less than the thickness of the film in all dimensions.
摘要翻译：本公开涉及薄膜晶体管组合物。薄膜晶体管组合物具有半导体材料和基板。基板由聚酰亚胺和亚微米填料组成。聚酰亚胺衍生自至少一种芳族二酸酐组分，其选自刚性链二酸酐，非刚性二醇二酸酐及其组合，以及至少一种芳族二胺组分，其选自刚性链二胺，非刚性棒二胺及其组合。二酐与二胺的摩尔比为48 52：52-48，X：Y的比例为20-80：80-20，其中X是刚性链二酸酐和刚性二胺的摩尔百分数，Y是摩尔百分比的非刚性棒二酐和非刚性棒二胺。亚微米填料在至少一个维度上小于550纳米; 长宽比大于3：1; 小于所有尺寸的薄膜的厚度。

125. 发明申请

WO2003096415A1 HALBLEITERBAUELEMENT 审中-公开
标题翻译：半导体部件
公开(公告)号：WO2003096415A1
公开(公告)日：2003-11-20
申请号：PCT/DE2003/000376
申请日：2003-02-10
申请人： ROBERT BOSCH GMBH , HAUENSTEIN, Henning , TOPP, Rainer , SEIBOLD, Jochen , BALSZUNAT, Dirk , ERNST, Stephan , FEILER, Wolfgang , KOESTER, Thomas , HORNUNG, Stefan , STREB, Dieter
发明人： HAUENSTEIN, Henning , TOPP, Rainer , SEIBOLD, Jochen , BALSZUNAT, Dirk , ERNST, Stephan , FEILER, Wolfgang , KOESTER, Thomas , HORNUNG, Stefan , STREB, Dieter
IPC分类号： H01L23/373
CPC分类号： H01L23/488 , H01L23/3735 , H01L23/482 , H01L25/072 , H01L2924/0002 , H01L2924/00
摘要： Die Erfindung betrifft ein einfach, schnell und dennoch sicher herstellbares Halbleiterbauelement, das insbesondere für Leistungsanwendungen verwendbar ist und aufweist einen Halbleiter-Chip (2, 12), eine auf einer ersten Seite (2a) des Halbleiter-Chips (2, 12) ausgebildete untere erste auptelektrodenschicht (3, 13), eine auf der ersten Seite (2a) ausgebildete untere Steuerelektrodenschicht (4, 14), eine auf der ersten Seite (2a) zwischen der unteren ersten Hauptelektrodenschicht (3, 13) und der unteren Steuerelektrodenschicht (4, 14) ausgebildete Isolationsschicht (5, 15), die die untere erste Hauptelektrodenschicht-(3, 13) teilweise bedeckt, eine obere erste Hauptelektrodenschicht (6, 16), die auf der unteren ersten Hauptelektrodenschicht (3, 13) ausgebildet ist, eine obere Steuerelektrodenschicht (7, 17), die auf der unteren Steuerelektrodenschicht (4, 14) und der Isolationsschicht (5, 15) ausgebildet ist und sich auf der Isolationsschicht (5, 15) teilweise oberhalb der unteren ersteh Hauptelektrodenschicht (3, 13) erstreckt, und eine auf einer zweiten Seite (2b) des Halbleiter-Chips (2, 12) ausgebildete zweite Hauptelektrodenschicht (9, 19).
摘要翻译：本发明涉及一种简单，快速且还确保可生产半导体装置，其是用于功率应用中特别有用，并已形成在半导体芯片（2，12），在半导体芯片的第一侧面（2a）的（2，12）下第一auptelektrodenschicht（3，13），一个在所述第一侧（2a）的形状的下部控制电极层（4,14），一个位于下侧的第一主电极层（3，13）和下控制电极层之间的第一侧（2a）的（4，形成绝缘层（5,15）上14），所述下部第一Hauptelektrodenschicht-（3，13）部分地覆盖上部第一主电极层（6,16）（下侧的第一主电极层3，13）上形成，上下部控制电极层（4,14）和所述绝缘层（5，15）上的控制电极层（7，17）和延伸的所述绝缘层（5，15）上部分之上的UNT 年长ersteh主电极层（3，13），和半导体芯片（2,12）形成的第二主电极层（9,19）的在第二侧（2b）的。

126. 发明申请

WO2003094230A1 CONNECTION DEVICE AND METHOD FOR PRODUCING THE SAME 审中-公开
标题翻译：连接装置及其制造方法
公开(公告)号：WO2003094230A1
公开(公告)日：2003-11-13
申请号：PCT/EP2003/004464
申请日：2003-04-29
申请人： INFINEON TECHNOLOGIES AG , RIEDL, Edmund
发明人： RIEDL, Edmund
IPC分类号： H01L23/482
CPC分类号： H01L24/29 , H01L23/482 , H01L23/49513 , H01L24/32 , H01L24/48 , H01L24/73 , H01L2224/05599 , H01L2224/2908 , H01L2224/29101 , H01L2224/29111 , H01L2224/29139 , H01L2224/2919 , H01L2224/32245 , H01L2224/45099 , H01L2224/48091 , H01L2224/48247 , H01L2224/48464 , H01L2224/73265 , H01L2224/8381 , H01L2224/83825 , H01L2224/85399 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/0102 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01058 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/10253 , H01L2924/15747 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2924/3512 , H01L2224/45015 , H01L2924/207
摘要： A connection device (10) for a circuitry device (10) is suggested to connect a circuitry unit (2) with a contact device (4) to thermo-mechanically uncouple said circuitry unit (2) and said contact device (4). The connection device (10) is formed as a metallic section and/or an alloy section having a buffer region (12), an intermediate region (14) and a connection region (16). Said buffer region (12) is made of silver, said intermediate region (14) is made of a silver-tin alloy region, and said connection region (16) is made of an intermetallic substrate and in particular of an intermetallic tin-substrate.
摘要翻译：建议用于电路装置（10）的连接装置（10）将电路单元（2）与接触装置（4）连接以使所述电路单元（2）和所述接触装置（4）热机械地分离。连接装置（10）形成为具有缓冲区域（12），中间区域（14）和连接区域（16）的金属部分和/或合金部分。所述缓冲区域（12）由银制成，所述中间区域（14）由银 - 锡合金区域制成，并且所述连接区域（16）由金属间基底，特别是金属间锡基底制成。

127. 发明申请

WO1998019337A1 INTEGRATED CIRCUITS AND METHODS FOR THEIR FABRICATION 审中-公开
标题翻译：集成电路及其制造方法
公开(公告)号：WO1998019337A1
公开(公告)日：1998-05-07
申请号：PCT/US1997018979
申请日：1997-10-27
申请人： TRUSI TECHNOLOGIES, LLC , SINIAGUINE, Oleg
发明人： TRUSI TECHNOLOGIES, LLC
IPC分类号： H01L21/44
CPC分类号： H01L21/441 , H01L21/304 , H01L21/3065 , H01L21/76898 , H01L23/481 , H01L23/482 , H01L25/0657 , H01L25/50 , H01L29/0657 , H01L2224/0401 , H01L2224/0557 , H01L2224/05572 , H01L2224/13025 , H01L2225/06513 , H01L2225/06541 , H01L2225/06593 , H01L2924/0002 , H01L2924/014 , H01L2924/14 , H01L2924/00012 , H01L2224/05552
摘要： To fabricate back side contact pads that are suitable for use in a vertical integrated circuit, vias are made in the face side of a wafer (110), and dielectric (140) and contact pad metal (150) are deposited into the vias. Then the wafer back side is etched until the metal is exposed (150C). When the etch exposes the insulator at the via bottoms (140A, 140B), the insulator is etched slower than the wafer material (e.g. silicon). Therefor, when the dielectric is etched off and the metal is exposed, the dielectric protrudes down from the wafer back side around the exposed metal contact pads, by about 8 mu m in some embodiments. The protruding dielectric portion improve insulation between the wafer and the contact pads when the contact pads are soldered to an underlying circuit.
摘要翻译：为了制造适合于在垂直集成电路中使用的背面接触焊盘，在晶片（110）的表面侧形成通孔，并且电介质（140）和接触焊盘金属（150）沉积到通孔中。然后蚀刻晶片背面直到金属暴露（150℃）。当蚀刻在通孔底部（140A，140B）处暴露绝缘体时，绝缘体被蚀刻比晶片材料（例如硅）慢。因此，当电介质被蚀刻并且金属被暴露时，在一些实施例中，电介质从暴露的金属接触焊盘周围的晶片背面向下突出约8μm。当接触焊盘焊接到底层电路时，突出的电介质部分改善晶片和接触焊盘之间的绝缘。

128. 发明申请

WO2016047438A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2016047438A1
公开(公告)日：2016-03-31
申请号：PCT/JP2015/075551
申请日：2015-09-09
申请人：三菱電機株式会社
发明人：福井　裕 , 香川　泰宏 , 田口　健介 , 藤原　伸夫 , 菅原　勝俊 , 田中　梨菜
IPC分类号： H01L29/78 , H01L29/06 , H01L29/12 , H01L29/739
CPC分类号： H01L29/7811 , H01L23/482 , H01L29/0607 , H01L29/0623 , H01L29/0661 , H01L29/1045 , H01L29/1608 , H01L29/407 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/66734 , H01L29/7397 , H01L29/78 , H01L29/7813
摘要：　本発明は、外部トレンチを有するトレンチゲート型の半導体装置において、外部トレンチ開口端の角部における絶縁膜の信頼性を向上することを目的とする。本発明の半導体装置は、セル領域３０内のｎ型のドリフト層３の内部まで達するゲートトレンチ６と、セル領域の外側に形成される外部トレンチ６ａと、ゲートトレンチ６の内部にゲート絶縁膜７を介して形成されるゲート電極８と、外部トレンチ６ａの内部に絶縁膜２２を介して形成されるゲート配線２０と、外部トレンチ６ａのセル領域側の開口端の角部を覆うように、絶縁膜２２を介して形成され、ゲート電極８とゲート配線とを電気的に接続するゲート配線引き出し部１４とを備え、角部に接するドリフト層の表層に形成される第２の不純物領域は、ｐ型であり、第２の不純物領域はウェル領域の一部であることを特徴とする。
摘要翻译：本发明的目的是提高具有外部沟槽的沟槽栅型半导体器件中的外部沟槽开口端的角部处的绝缘膜的可靠性。该半导体器件的特征在于具有：在沟槽区域30内延伸至n型漂移层3的内部的栅沟槽6; 形成在电池区域的外侧的外部沟槽6a; 经由栅极绝缘膜7形成在栅极沟槽6内部的栅电极8; 通过绝缘膜22形成在外部沟槽6a内部的栅极布线20; 以及栅极布线引出部14，其经由绝缘膜22形成以覆盖外部沟槽6a的开口端的角部，所述开口端在电池区域侧，并且电连接栅极电极8和栅极布线彼此。所述半导体器件的特征还在于，形成在与所述拐角部分接触的所述漂移层的表面层上的第二杂质区域为p型，所述第二杂质区域为所述阱区域的一部分。

129. 发明申请

WO2012039115A1 回路装置审中-公开
标题翻译：电路设备
公开(公告)号：WO2012039115A1
公开(公告)日：2012-03-29
申请号：PCT/JP2011/005210
申请日：2011-09-15
申请人：オンセミコンダクター・トレーディング・リミテッド , 柴崎孝 , 西塔秀史 , 牧野高久 , 清水勝徳 , 佐々木大輔
发明人：柴崎　孝 , 西塔　秀史 , 牧野　高久 , 清水　勝徳 , 佐々木　大輔
IPC分类号： H01L25/07 , H01L25/18 , H02M3/155 , H02M7/48
CPC分类号： H01L23/482 , H01L23/049 , H01L23/24 , H01L23/295 , H01L23/3107 , H01L23/3735 , H01L23/49811 , H01L23/49833 , H01L23/49844 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/92 , H01L25/072 , H01L31/02021 , H01L2224/05553 , H01L2224/0603 , H01L2224/32225 , H01L2224/45014 , H01L2224/45015 , H01L2224/45124 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/48472 , H01L2224/48699 , H01L2224/49111 , H01L2224/49175 , H01L2224/73265 , H01L2224/92247 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01082 , H01L2924/014 , H01L2924/09701 , H01L2924/1203 , H01L2924/12041 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/14 , H01L2924/15787 , H01L2924/181 , H01L2924/19105 , H01L2924/19107 , H01L2924/30107 , H02M7/537 , Y02E10/50 , H01L2924/00012 , H01L2924/00 , H01L2224/85399 , H01L2224/05599
摘要：大電流のスイッチングを行う半導体素子が内蔵された小型の回路装置を提供する。本発明では、大電流が通過するリード２８とリード３０とを、回路基板１２の上面にて重畳して配置している。また、回路基板１２には、複数個のセラミック基板２２Ａ－２２Ｆが固着され、これらのセラミック基板の上面にはトランジスタ、ダイオードまたは抵抗が実装されている。そして、トランジスタやダイオード等の回路素子は、金属細線を経由して、リード２８またはリード３０と接続される。
摘要翻译：提供了嵌入了高电流切换的半导体元件的紧凑型电路装置。高电流通过的引线（30）和引线（28）重叠设置在电路板（12）的上表面上。此外，多个陶瓷基板（22A-22F）固定到电路板（12）上，并且晶体管，二极管或电阻器安装在陶瓷基板的上表面上。此外，诸如晶体管或二极管的电路元件通过细金属线连接到引线（28）或另一引线（30）。

130. 发明申请

WO2011063247A2 INTERPOSER FILMS USEFUL IN SEMICONDUCTOR PACKAGING APPLICATIONS, AND METHODS RELATING THERETO 审中-公开
标题翻译：半导体封装应用中使用的插入片及其相关方法
公开(公告)号：WO2011063247A2
公开(公告)日：2011-05-26
申请号：PCT/US2010/057452
申请日：2010-11-19
申请人： E. I. du Pont de Nemours and Company , AUMAN, Brian, C. , DUNBAR, Meredith, L. , HE, Tao , KOURTAKIS, Kostantinos
发明人： AUMAN, Brian, C. , DUNBAR, Meredith, L. , HE, Tao , KOURTAKIS, Kostantinos
IPC分类号： H01L23/31
CPC分类号： H01L23/482 , C08G73/1042 , C08G73/1046 , C08G73/105 , C08G73/1067 , C08G73/1071 , C08J5/18 , C08J2379/08 , C08K7/00 , C08K7/02 , C08K7/04 , C08K7/08 , C08K2201/016 , C08L79/08 , H01L23/293 , H01L23/295 , H01L24/12 , H01L2224/0231 , H01L2224/02319 , H01L2224/0233 , H01L2224/02335 , H01L2224/0236 , H01L2224/024 , H01L2224/0401 , H01L2224/16225 , H01L2224/16227 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01021 , H01L2924/01057 , H01L2924/01079 , H01L2924/01322 , H01L2924/09701 , H01L2924/12032 , H01L2924/14 , H05K1/0346 , H05K1/0373 , H05K2201/0154 , H05K2201/0209 , Y10T428/25 , Y10T428/256 , Y10T428/257 , Y10T428/259 , H01L2924/00
摘要： An interposer film for IC packaging is disclosed. The interposer film comprises a substrate that supports a plurality of electrically conductive domains. The substrate is composed of a polyimide and a sub-micron filler. The polyimide is derived from at least one aromatic dianhydride component selected from rigid rod dianhydride, non-rigid rod dianhydride and combinations thereof, and at least one aromatic diamine component selected from rigid rod diamine, non-rigid rod diamine and combinations thereof. The mole ratio of dianhydride to diamine is 48-52:52-48 and the ratio of X:Y is 20-80:80-20 where X is the mole percent of rigid rod dianhydride and rigid rod diamine, and Y is the mole percent of non-rigid rod dianhydride and non-rigid rod diamine. The sub-micron filler is less than 550 nanometers in at least one dimension; has an aspect ratio greater than 3:1; is less than the thickness of the film in all dimensions.
摘要翻译：公开了一种用于IC封装的插入膜。插入膜包括支撑多个导电畴的基板。基板由聚酰亚胺和亚微米填料组成。聚酰亚胺衍生自至少一种芳族二酸酐组分，其选自刚性链二酸酐，非刚性二醇二酸酐及其组合，以及至少一种芳族二胺组分，其选自刚性链二胺，非刚性棒二胺及其组合。二酐与二胺的摩尔比为48-52：52-48，X：Y的比例为20-80：80-20，其中X为刚性链二酸酐和刚性二胺的摩尔百分数，Y为摩尔比百分比的非刚性棒二酸酐和非刚性棒二胺。亚微米填料在至少一个维度上小于550纳米; 长宽比大于3：1; 小于所有尺寸的薄膜的厚度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式