专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

111. 发明申请

US20140070876A1 LINEAR VOLTAGE REGULATOR BASED ON-DIE GRID 有权
标题翻译：基于线性电压调节器
公开(公告)号：US20140070876A1
公开(公告)日：2014-03-13
申请号：US13612239
申请日：2012-09-12
申请人： Fabrice Paillet , Joseph Shor , George L. Geannopoulos , Hong Yun Tan
发明人： Fabrice Paillet , Joseph Shor , George L. Geannopoulos , Hong Yun Tan
IPC分类号： G05F1/10
CPC分类号： G06F1/26 , G05F1/56 , H03K19/00361
摘要： Described is a linear voltage regulator circuit comprising a first voltage regulator comprising a first source follower having a first node to provide a first power supply, and a second node different from the first node; and a second voltage regulator comprising a second source follower having a first node to provide a second power supply, and a second node different from the first node, wherein the second nodes of the first and second voltage regulators are electrically shorted.
摘要翻译：描述了一种线性稳压器电路，其包括第一电压调节器，其包括具有第一节点以提供第一电源的第一源极跟随器和与第一节点不同的第二节点; 以及第二电压调节器，其包括具有第一节点以提供第二电源的第二源极跟随器，以及不同于所述第一节点的第二节点，其中所述第一和第二稳压器的第二节点被电短路。

112. 发明授权

US08629667B2 Pulse width modulator with an adjustable waveform generator for controlling duty cycle of a pulse width modulated signal 有权
标题翻译：具有可调波形发生器的脉宽调制器，用于控制脉宽调制信号的占空比
公开(公告)号：US08629667B2
公开(公告)日：2014-01-14
申请号：US13405175
申请日：2012-02-24
申请人： Fabrice Paillet , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Sung T. Moon , Donald S. Gardner
发明人： Fabrice Paillet , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Sung T. Moon , Donald S. Gardner
IPC分类号： G05F1/575 , H03K4/06
CPC分类号： H03K7/08 , H02M3/156
摘要： Disclosed herein are pulse width modulator (PWM) solutions with comparators not relying on a variable reference to adjust duty cycle. In accordance with some embodiments, a pulse width modulator having a comparator with an applied adjustable waveform to generate a bit stream with a controllably adjustable duty cycle is provided.
摘要翻译：这里公开了脉冲宽度调制器（PWM）解决方案，其中比较器不依赖于可变参考来调整占空比。根据一些实施例，提供具有具有应用的可调波形的比较器以产生具有可控制可调整占空比的位流的脉宽调制器。

113. 发明申请

US20120194245A1 PULSE WIDTH MODULATOR 有权
标题翻译：脉冲宽度调制器
公开(公告)号：US20120194245A1
公开(公告)日：2012-08-02
申请号：US13405175
申请日：2012-02-24
申请人： Fabrice Paillet , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Sung T. Moon , Donald S. Gardner
发明人： Fabrice Paillet , Peter Hazucha , Gerhard Schrom , Tanay Karnik , Sung T. Moon , Donald S. Gardner
IPC分类号： H03K3/017
CPC分类号： H03K7/08 , H02M3/156
摘要： Disclosed herein are pulse width modulator (PWM) solutions with comparators not relying on a variable reference to adjust duty cycle. In accordance with some embodiments, a pulse width modulator having a comparator with an applied adjustable waveform to generate a bit stream with a controllably adjustable duty cycle is provided.
摘要翻译：这里公开了脉冲宽度调制器（PWM）解决方案，其中比较器不依赖于可变参考来调整占空比。根据一些实施例，提供具有具有应用的可调波形的比较器以产生具有可控制可调整占空比的位流的脉宽调制器。

114. 发明申请

US20110131797A1 Inductors for Integrated Circuit Packages 审中-公开
标题翻译：集成电路封装的电感器
公开(公告)号：US20110131797A1
公开(公告)日：2011-06-09
申请号：US13026470
申请日：2011-02-14
申请人： Donald Gardner , Gerhard Schrom , Fabrice Paillet , Shamala Chickamenahalli
发明人： Donald Gardner , Gerhard Schrom , Fabrice Paillet , Shamala Chickamenahalli
IPC分类号： H01F41/32
CPC分类号： H01F17/0033 , H01F17/0006 , H01F17/02 , H01F27/2804 , H01F41/041 , H01F41/046 , H01F2017/002 , H01F2017/0053 , H01F2017/0066 , Y10T29/4902 , Y10T29/49073 , Y10T29/49126 , Y10T29/49147
摘要： An inductor may be formed from a magnetic film on a package substrate. Conductors coupled either to a die or a voltage converter extend perpendicularly through the film to conductive plates, defining current paths through and across the film.
摘要翻译：电感器可以由封装衬底上的磁性膜形成。耦合到管芯或电压转换器的导体垂直延伸穿过膜到导电板，限定穿过膜并穿过膜的电流路径。

115. 发明授权

US07843304B2 Grounding of magnetic cores 有权
标题翻译：磁芯接地
公开(公告)号：US07843304B2
公开(公告)日：2010-11-30
申请号：US12431882
申请日：2009-04-29
申请人： Gerhard Schrom , Donald Gardner , Peter Hazucha , Fabrice Paillet , Tanay Karnik
发明人： Gerhard Schrom , Donald Gardner , Peter Hazucha , Fabrice Paillet , Tanay Karnik
IPC分类号： H01F5/00
CPC分类号： H01F17/0006 , H01F3/00 , H01F27/34 , H01F2017/0066
摘要： An apparatus includes a magnetic core, a ground node, and one or more vias to provide a connection between the magnetic core and the ground potential. The magnetic core includes a first magnetic layer and a second magnetic layer. In addition, the apparatus may include a conductive pattern. The conductive pattern may be at a third layer between the first and second magnetic layers. The apparatus may be included in inductors, transformers, transmission lines, and other components using ferromagnetic cores or shields. Such components may be integrated on a chip or die.
摘要翻译：一种装置包括磁芯，接地节点和一个或多个通孔，以提供磁芯和地电位之间的连接。磁芯包括第一磁性层和第二磁性层。另外，该装置可以包括导电图案。导电图案可以在第一和第二磁性层之间的第三层。该装置可以包括在使用铁磁芯或屏蔽的电感器，变压器，传输线和其它部件中。这样的部件可以集成在芯片或芯片上。

116. 发明授权

US07719084B2 Laminated magnetic material for inductors in integrated circuits 有权
标题翻译：集成电路用电感层压磁性材料
公开(公告)号：US07719084B2
公开(公告)日：2010-05-18
申请号：US11479302
申请日：2006-06-30
申请人： Donald S. Gardner , Gerhard Schrom , Peter Hazucha , Fabrice Paillet , Tanay Karnik
发明人： Donald S. Gardner , Gerhard Schrom , Peter Hazucha , Fabrice Paillet , Tanay Karnik
IPC分类号： H01L21/00
CPC分类号： H01F41/046 , H01F17/0006 , H01F41/32 , H01L28/10
摘要： An embodiment is an inductor that may include a laminated material structure to decrease eddy currents therein that may limit the operation of the inductor at high frequency. An embodiment may employ electroless plating techniques to form a layer or layers of magnetic material within the laminated material structure, and in particular those magnetic layers adjacent to insulator layers.
摘要翻译：一个实施例是可以包括层压材料结构以减少其中的涡流的电感器，其可以限制高频下的电感器的操作。一个实施例可以采用化学镀技术在层压材料结构内形成一层或多层磁性材料，特别是与绝缘体层相邻的那些磁性层。

117. 发明申请

US20090117325A1 METHODS OF FORMING MAGNETIC VIAS TO MAXIMIZE INDUCTANCE IN INTEGRATED CIRCUITS AND STRUCTURES FORMED THEREBY 有权
标题翻译：形成磁性VIAS的方法最大限度地提高了集成电路中的电感和形成的结构
公开(公告)号：US20090117325A1
公开(公告)日：2009-05-07
申请号：US11936724
申请日：2007-11-07
申请人： Donald Gardner , Gerhard Schrom , Peter Hazucha , Fabrice Paillet , Tanay Karnik
发明人： Donald Gardner , Gerhard Schrom , Peter Hazucha , Fabrice Paillet , Tanay Karnik
IPC分类号： B05D5/12 , B32B3/10
CPC分类号： H01F41/046 , H01F17/0006 , H01F27/324 , H01F2017/0066 , H01L23/5227 , H01L2924/0002 , Y10T29/4902 , Y10T428/24331 , H01L2924/00
摘要： Methods and associated structures of forming microelectronic devices are described. Those methods may include forming a first layer of a magnetic material on a substrate, forming an oxide layer on the first layer of the magnetic material, forming at least one conductive structure on the first magnetic layer, forming a dielectric layer on the at least one conductive structure, forming a second layer of the magnetic material on the at least one conductive structure, and forming a magnetic via coupled to the first and second layers of the magnetic material, wherein the magnetic via comprises a shape to increase inductance of the inductive structure.
摘要翻译：描述形成微电子器件的方法和相关结构。这些方法可以包括在衬底上形成磁性材料的第一层，在磁性材料的第一层上形成氧化物层，在第一磁性层上形成至少一个导电结构，在至少一个上形成介电层在所述至少一个导电结构上形成所述磁性材料的第二层，以及形成耦合到所述磁性材料的所述第一和第二层的磁通孔，其中所述磁通孔包括增加所述电感结构的电感的形状。

118. 发明授权

US07518481B2 Slotted magnetic material for integrated circuit inductors 有权
标题翻译：集成电路电感器的开槽磁性材料
公开(公告)号：US07518481B2
公开(公告)日：2009-04-14
申请号：US11479236
申请日：2006-06-30
申请人： Donald S. Gardner , Gerhard Schrom , Peter Hazucha , Fabrice Paillet , Tanay Karnik
发明人： Donald S. Gardner , Gerhard Schrom , Peter Hazucha , Fabrice Paillet , Tanay Karnik
IPC分类号： H01F5/00
CPC分类号： H01F17/0006 , H01F10/132 , H01F10/16 , H01F41/34 , H01F2017/0053 , H01F2017/0066 , H01L23/5227 , H01L2924/0002 , Y10T29/4902 , Y10T29/49071 , Y10T29/49073 , Y10T29/49156 , Y10T29/49165 , H01L2924/00
摘要： An embodiment is an inductor that may include a slotted magnetic material to decrease eddy currents therein that may limit the operation of the inductor at high frequency. An embodiment may employ electro- or electroless plating techniques to form a layer or layers of magnetic material within the slotted magnetic material structure, and in particular those magnetic material layers adjacent to insulator layers.
摘要翻译：一个实施例是可以包括开槽磁性材料以减少其中的涡流的电感器，其可以限制高频下的电感器的操作。一个实施例可以采用电镀或无电镀技术在开槽磁性材料结构内形成一层或多层磁性材料，特别是与绝缘体层相邻的那些磁性材料层。

119. 发明授权

US07514746B2 Floating-body dynamic random access memory and method of fabrication in tri-gate technology 有权
标题翻译：浮动动态随机存取存储器及三栅极技术制造方法
公开(公告)号：US07514746B2
公开(公告)日：2009-04-07
申请号：US11429490
申请日：2006-05-04
申请人： Stephen H. Tang , Ali Keshavarzi , Dinesh Somasekhar , Fabrice Paillet , Muhammad M. Khellah , Yibin Ye , Shih-Lien L. Lu , Brian Doyle , Suman Datta , Vivek K. De
发明人： Stephen H. Tang , Ali Keshavarzi , Dinesh Somasekhar , Fabrice Paillet , Muhammad M. Khellah , Yibin Ye , Shih-Lien L. Lu , Brian Doyle , Suman Datta , Vivek K. De
IPC分类号： H01L27/01 , H01L27/12 , H01L31/0392
CPC分类号： H01L29/785 , H01L27/108 , H01L27/10802 , H01L27/10826 , H01L27/10876 , H01L27/10879 , H01L29/66795 , H01L29/7841
摘要： A floating-body dynamic random access memory device may include a semiconductor body having a top surface and laterally opposite sidewalls formed on a substrate. A gate dielectric layer may be formed on the top surface of the semiconductor body and on the laterally opposite sidewalls of the semiconductor body. A gate electrode may be formed on the gate dielectric on the top surface of the semiconductor body and adjacent to the gate dielectric on the laterally opposite sidewalls of the semiconductor body. The gate electrode may only partially deplete a region of the semiconductor body, and the partially depleted region may be used as a storage node for logic states.
摘要翻译：浮体动态随机存取存储器件可以包括半导体本体，其具有形成在衬底上的顶表面和横向相对的侧壁。可以在半导体主体的顶表面和半导体本体的横向相对的侧壁上形成栅介质层。栅极电极可以形成在半导体本体的顶表面上的栅极电介质上并与半导体本体的横向相对的侧壁上的栅电介质相邻。栅电极可能仅部分地耗尽半导体本体的区域，并且部分耗尽的区域可以用作逻辑状态的存储节点。

120. 发明授权

US07505497B2 Laser driver for high speed short distance links 有权
标题翻译：用于高速短距离连接的激光驱动器
公开(公告)号：US07505497B2
公开(公告)日：2009-03-17
申请号：US10816321
申请日：2004-03-31
申请人： Jianping Xu , Fabrice Paillet , Tanay Karnik
发明人： Jianping Xu , Fabrice Paillet , Tanay Karnik
IPC分类号： H01S3/00
CPC分类号： H04B10/564 , H01S5/0427 , H01S5/183 , H04B10/503
摘要： One embodiment of a laser driver for high speed interconnections includes a buffered level shifter to shift the input voltage level to an appropriate level. In some embodiments the buffered level shifter may be tuned to provide a desired level shift with impedance matched to the driving load. Another embodiment converts a digital signal to a current train of a bias mode to represent logical zero and of a modulation mode to represent logical one, wherein one or both of the bias mode and modulation mode may be adjusted, for example by a programmable control circuit or by an adaptive control circuit. Some embodiments also provide circuitry for reducing overshoot of the output signal.
摘要翻译：用于高速互连的激光驱动器的一个实施例包括用于将输入电压电平转换到适当电平的缓冲电平移位器。在一些实施例中，缓冲电平移位器可以被调谐以提供具有与驱动负载匹配的阻抗的期望电平移位。另一个实施例将数字信号转换为偏置模式的当前列，以表示逻辑零和调制模式以表示逻辑1，其中偏置模式和调制模式中的一个或两个可以例如由可编程控制电路或通过自适应控制电路。一些实施例还提供用于减少输出信号的过冲的电路。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式