专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

101. 发明公开

KR1020090037714A 반도체 집적 회로 및 그것의 검사 방법 有权
标题翻译：半导体集成电路及其测试方法
公开(公告)号：KR1020090037714A
公开(公告)日：2009-04-16
申请号：KR1020070103194
申请日：2007-10-12
申请人： 삼성전자주식회사
发明人： 김선권 , 이병훈 , 김기홍 , 조혁준
IPC分类号： G11C29/00 , G11C7/00
CPC分类号： G06K19/0723
摘要： A semiconductor integrated circuit and a method for testing thereof is provided to prevent a detection error from external attack or abnormal state by sensing the normal operation of a detection unit. A detector(100) comprises a sensor(110) outputting the sensing signal(xDET) according to the abnormal state of the operation environment of a smart card. A secure controller(120) outputs a signal informing the abnormal state of the operation environment of the smart card from detector. A CPU(130) is reset according to the output signal of the secure controller, and the CPU generates the interrupt for stopping operation of the smart card. The secure controller outputs a monitoring signal(CHK) for confirming the normal operation state of sensor to the detector. The detector activates the sensing signal in response to the monitoring signal, and the secure controller outputs a signal representing non-activate signal at a desired time.
摘要翻译：提供一种半导体集成电路及其测试方法，以通过检测检测单元的正常操作来防止外部攻击或异常状态的检测错误。检测器（100）包括根据智能卡的操作环境的异常状态输出感测信号（xDET）的传感器（110）。安全控制器（120）从检测器输出通知智能卡的操作环境的异常状态的信号。 CPU（130）根据安全控制器的输出信号复位，CPU产生用于停止智能卡的操作的中断。安全控制器输出用于确认传感器到检测器的正常操作状态的监视信号（CHK）。检测器响应于监视信号激活感测信号，并且安全控制器在期望的时间输出表示非激活信号的信号。

102. 发明授权

KR100880378B1 트랜스미션 게이트 스위치, 그것을 이용하는 시스템 및그것의 데이터 입출력 방법 失效
标题翻译：变速箱闸门开关，使用其的数据输入/输出方法
公开(公告)号：KR100880378B1
公开(公告)日：2009-01-23
申请号：KR1020070017989
申请日：2007-02-22
申请人： 삼성전자주식회사
发明人： 김기홍 , 김종석 , 오진호 , 이천오
IPC分类号： H03K17/687
CPC分类号： H03K17/16 , H03K17/161 , H03K17/6872
摘要： 본 발명에 따른 트랜스미션 게이트 스위치는: 스위치 신호에 응답하여 제 1 노드 및 제 2 노드 사이의 스위칭 동작을 수행하는 스위칭 유닛; 및 상기 스위칭 유닛이 턴오프시, 상기 제 1 노드 혹은 상기 제 2 노드에 네거티브 스윙으로 인하여 상기 스위칭 유닛이 턴온되는 것을 차단하는 차단 유닛을 포함한다.
네거티브, 트랜스미션

103. 发明公开

KR1020080078211A 트랜스미션 게이트 스위치, 그것을 이용하는 시스템 및그것의 데이터 입출력 방법 失效
标题翻译：变速箱闸门开关，使用其的数据输入/输出方法
公开(公告)号：KR1020080078211A
公开(公告)日：2008-08-27
申请号：KR1020070017989
申请日：2007-02-22
申请人： 삼성전자주식회사
发明人： 김기홍 , 김종석 , 오진호 , 이천오
IPC分类号： H03K17/687
CPC分类号： H03K17/16 , H03K17/161 , H03K17/6872
摘要： A transmission gate switch, a system using the same, and a data input/output method thereof are provided to prevent a transmission gate switch from being turned on by a negative swing when the transmission gate switch is turned off. A transmission gate switch includes a switching unit(22), and a blocking unit(24). The switching unit performs a switching operation between a first node and a second node in response to a switch signal. The blocking unit prevents the switching unit from being turned on by a negative swing of the first node or the second node when the switching unit is turned off. The switching unit uses a CMOS structure. The switching unit has a first NMOS transistor and a first PMOS transistor. The first NMOS transistor has a drain, which is coupled to the first node, and a gate which receives a first switch signal. The PMOS transistor has a source coupled to the first node, a drain coupled to the second node, and a gate which receives a second switch signal. The first switch signal and the second switch signal are complementary. The source of the first NMOS transistor is coupled or cut off the second node through the blocking unit.
摘要翻译：提供传输门开关，使用其的系统及其数据输入/输出方法，以防止当传输门开关断开时传输门开关由负摆动导通。传输门开关包括切换单元（22）和阻塞单元（24）。开关单元响应于开关信号在第一节点和第二节点之间执行切换操作。当切换单元关闭时，阻塞单元防止开关单元被第一节点或第二节点的负摆动导通。开关单元使用CMOS结构。开关单元具有第一NMOS晶体管和第一PMOS晶体管。第一NMOS晶体管具有耦合到第一节点的漏极和接收第一开关信号的栅极。 PMOS晶体管具有耦合到第一节点的源极，耦合到第二节点的漏极和接收第二开关信号的栅极。第一开关信号和第二开关信号互补。第一NMOS晶体管的源极通过阻塞单元耦合或切断第二节点。

104. 发明公开

KR1020080070957A 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 有权
标题翻译：半导体存储器系统使用缓存器存储器的标志单元阵列操作数据错误校正
公开(公告)号：KR1020080070957A
公开(公告)日：2008-08-01
申请号：KR1020070008911
申请日：2007-01-29
申请人： 삼성전자주식회사
发明人： 김선권 , 이병훈 , 김기홍 , 이승원
IPC分类号： G11C29/00 , G11C16/06 , G11C16/02
CPC分类号： G06F11/0793 , G06F11/073 , G06F11/1068
摘要： A semiconductor memory system performing data error correction using a flag cell array of a buffer memory is provided to perform error correction for the data stored in the buffer memory by using the flag cell of the buffer memory after the data of a nonvolatile memory is stored in the buffer memory. A memory cell array(241) comprises a number of word lines connected to a number of memory cells storing first data. A flag cell array(242) is connected to each word line, and comprises a number of flag cells storing error correction of the first data. An error correction block(243) performs error correction of the first data outputted from the memory cell array in response to a command received through a host interface and first flag data outputted from the flag cell array.
摘要翻译：提供使用缓冲存储器的标志单元阵列进行数据纠错的半导体存储器系统，通过在非易失性存储器的数据被存储之后使用缓冲存储器的标志单元对存储在缓冲存储器中的数据进行纠错缓冲存储器。存储单元阵列（241）包括连接到存储第一数据的多个存储单元的多个字线。标志单元阵列（242）连接到每个字线，并且包括存储第一数据的纠错的多个标志单元。错误校正块（243）响应于通过主机接口接收的命令和从标志单元阵列输出的第一标志数据对从存储器单元阵列输出的第一数据进行纠错。

105. 发明公开

KR1020080070463A 임베디드 낸드 플래시 메모리 제어 장치 및 방법 失效
标题翻译：用于控制嵌入式NAND闪存的装置和方法
公开(公告)号：KR1020080070463A
公开(公告)日：2008-07-30
申请号：KR1020070008612
申请日：2007-01-26
申请人： 삼성전자주식회사
发明人： 이승원 , 이병훈 , 김기홍 , 김선권
IPC分类号： G11C16/02 , G11C16/10
CPC分类号： G06F13/4239
摘要： An apparatus and a method for controlling an embedded NAND flash memory are provided to control the operation of the embedded NAND flash memory by using an internal code. A code memory(130) stores code information required in controlling a NAND flash memory access operation. A register(140) stores code information corresponding to a command to be performed in the NAND flash memory. A central processing unit(110) reads the code information corresponding to the command to be performed in the NAND flash memory, and then stores the code information in the register. A hard-wire logic circuit(150) performs NAND flash memory access process according to the code information stored in the register.
摘要翻译：提供一种用于控制嵌入式NAND闪速存储器的装置和方法，以通过使用内部代码来控制嵌入式NAND闪速存储器的操作。代码存储器（130）存储控制NAND闪存访问操作所需的代码信息。寄存器（140）存储与在NAND闪速存储器中要执行的命令相对应的代码信息。中央处理单元（110）读取与NAND闪存中要执行的命令对应的代码信息，然后将代码信息存储在寄存器中。硬线逻辑电路（150）根据存储在寄存器中的代码信息进行NAND快闪存取存取处理。

106. 发明授权

KR100827447B1 이미지 센서와 그 제조 방법 및 이미지 센싱 방법 失效
标题翻译：图像传感器，其制造方法和感光图像的方法
公开(公告)号：KR100827447B1
公开(公告)日：2008-05-06
申请号：KR1020070007665
申请日：2007-01-24
申请人： 삼성전자주식회사
发明人： 배정훈 , 오태석 , 김기홍 , 백현민 , 박원제 , 박정호
IPC分类号： H01L27/146
CPC分类号： H01L27/14647 , H01L27/1463 , H01L27/14656 , H01L27/14689
摘要： An image sensor, a manufacturing method thereof, and an image sensing method are provided to suppress a crosstalk due to a random drift of charges by forming a potential barrier on a lower substrate region. A photoelectric converter(110) is formed in a semiconductor substrate(101) with a depth between 1 and 3 mum and includes a photodiode with a second conductivity type and a capping layer with a first conductivity type. The photodiode accumulates charges corresponding to an incident beam. The capping layer is formed on the photodiode. A charge detector(120) receives the accumulated charges from the photoelectric converter and converts the charges into an electrical signal. A charge transfer part(130) delivers the accumulated charges to the charge detector. A voltage application unit(Vb) applies voltages on the capping layer and a lower portion of the semiconductor substrate, such that a width of a depletion layer is adjusted. The depletion layer is formed on the photodiode.
摘要翻译：提供了图像传感器及其制造方法和图像感测方法，以通过在下基板区域上形成势垒来抑制由于电荷的随机漂移引起的串扰。光电转换器（110）形成在深度在1至3μm之间的半导体衬底（101）中，并且包括具有第二导电类型的光电二极管和具有第一导电类型的覆盖层。光电二极管累积与入射光束对应的电荷。覆盖层形成在光电二极管上。电荷检测器（120）从光电转换器接收累积的电荷并将电荷转换成电信号。电荷转移部分（130）将累积的电荷传送到电荷检测器。电压施加单元（Vb）在覆盖层和半导体衬底的下部施加电压，从而调整耗尽层的宽度。耗尽层形成在光电二极管上。

107. 发明授权

KR100773741B1 다수의 인터페이스들을 구비하는 집적 회로와 이를구비하는 집적 회로 카드 有权
标题翻译：具有多个接口的集成电路和具有该接口的集成电路卡
公开(公告)号：KR100773741B1
公开(公告)日：2007-11-09
申请号：KR1020060044496
申请日：2006-05-18
申请人： 삼성전자주식회사
发明人： 김기홍 , 정휘택
IPC分类号： G06K19/077 , G06K19/07
CPC分类号： G06K19/0723 , G06F13/4291
摘要： An integrated circuit having plural interfaces and an integrated circuit card having the same are provided to acquire a smooth operation of the integrated circuit card by deactivating a corresponding interface. An integrated circuit(30) includes a CPU(31), an SWP interface(33), an ISO interface(35), a POR(Power On Reset) circuit(37), an internal oscillator(39), a detection circuit(41), a first selection circuit(43), a second selection circuit(45), a switch(47) and a bus(49). The CPU generally controls an operation of an integrated circuit card or the integrated circuit. The POR circuit generates a POR signal in response to an operation power(Vcc) supplied from a first host or a second host. The internal oscillator generates an internal oscillation signal in response to the POR signal. The detection circuit determines whether or not access of an SWP host and outputs a first reset signal and a mode signal. The switch supplies the internal oscillation signal to the SWP interface in response to the activated mode signal. The first selection circuit supplies an external clock signal output from an ISO host in response to a deactivated mode signal. The second selection circuit supplies an external reset signal as a second reset signal to the CPU in response to the deactivated mode signal.
摘要翻译：提供具有多个接口的集成电路和具有该集成电路的集成电路卡，以通过停用对应的接口来获得集成电路卡的平滑操作。集成电路（30）包括CPU（31），SWP接口（33），ISO接口（35），POR（上电复位）电路（37），内部振荡器（39），检测电路 41），第一选择电路（43），第二选择电路（45），开关（47）和总线（49）。 CPU通常控制集成电路卡或集成电路的操作。 POR电路响应于从第一主机或第二主机提供的操作功率（Vcc）产生POR信号。内部振荡器响应于POR信号产生内部振荡信号。检测电路确定SWP主机的访问是否输出第一复位信号和模式信号。该开关响应激活的模式信号将内部振荡信号提供给SWP接口。响应于去激活模式信号，第一选择电路提供从ISO主机输出的外部时钟信号。第二选择电路响应于去激活模式信号向CPU提供作为第二复位信号的外部复位信号。

108. 发明授权

KR100672995B1 이미지 센서의 제조 방법 및 그에 의해 형성된 이미지 센서 失效
标题翻译：形成图像检测器和图像传感器的简化方法如此形成
公开(公告)号：KR100672995B1
公开(公告)日：2007-01-24
申请号：KR1020050009541
申请日：2005-02-02
申请人： 삼성전자주식회사
发明人： 김기홍
IPC分类号： H01L27/146
CPC分类号： H01L27/14636 , H01L27/14627
摘要： 이미지 센서의 형성 방법 및 그에 의해 형성된 이미지 센서를 제공한다. 이 방법에 의하면, 화소 영역과 주변회로 영역을 구비하는 반도체 기판을 준비한다. 상기 화소 영역의 상기 반도체 기판에 광전변환부를 형성한다. 상기 반도체 기판 상에 배선이 개재된 복수층의 층간절연막들을 형성한다. 패시베이션층(passivation layer)을 형성한다. 상기 주변회로 영역에서 상기 패시베이션층을 일부 패터닝하여 하부의 배선을 노출시키는 비아홀을 형성하는 동시에 상기 화소 영역에 위치하는 상기 패시베이션층과 그 하부의 상기 층간절연막을 제거한다. 전면적으로 도전막을 형성하여 상기 상기 비아홀을 채운다. 그리고, 상기 도전막을 식각하여, 상기 화소 영역에서 상기 도전막을 모두 제거하고 상기 주변회로 영역에서 상기 비아홀을 채우는 비아플러그와 상기 비아홀 밖으로 돌출된 도전 패드를 형성한다. 주변회로 영역에서 상기 비아홀을 형성할 때 화소 영역에서 불필요한 막들을 제거하므로 공정을 단순화할 수 있으며 광감도를 향상시킬 수 있다.
이미지 센서

109. 发明授权

KR100601627B1 블루투스 베이스밴드에서 수신된 데이터 패킷의 디코딩장치 및 디코딩 방법 失效
标题翻译：从蓝牙基带接收数据包的解码装置和方法
公开(公告)号：KR100601627B1
公开(公告)日：2006-07-14
申请号：KR1019990052991
申请日：1999-11-26
申请人： 삼성전자주식회사
发明人： 김기홍
IPC分类号： H04B7/00
CPC分类号： Y02D70/10 , Y02D70/44
摘要： 본 발명은 디코딩 장치 및 방법에 관한 것으로, 낮은 전원을 요구하는 블루투스 베이스밴드에서 수신된 데이터 패킷 중 헤더(header) 및 페이로드 랭쓰(payload length)를 참조하여 각 패킷에 따른 데이터를 디코딩 하는 블루투스 베이스밴드에서 수신된 데이터 패킷의 디코딩 장치 및 방법에 관한 것이다. 블루투스 베이스밴드에서 수신된 데이터 패킷의 디코딩 장치는 입력되는 헤더 및 페이로드 정보에 대한 디코딩을 수행하는 디코딩 수단, 상기 디코딩 수단에서 출력되는 디코딩 데이터에 대한 에러를 체크하는 에러 체크수단, 상기 디코딩 수단 및 에러 체크 수단을 제어하고, 에러 체크 수단의 체크 결과 에러 발생 시에 상기 디코딩 수단의 디코딩을 중지하는 제어수단을 포함한다. 본 발명에 따르면, 수신된 데이터 패킷에 대해 파이프라인 구조로 디코딩 및 내부에서 랭쓰의 디코딩을 하고, 이때 결정된 수량만큼의 디코딩을 수행하며, 수신 에러 발생 시에는 자동 또는 수동으로 디코딩을 중단하여 필요 없는 데이터의 디코딩을 줄임으로써 낮은 전원에 대한 효율적인 데이터 패킷 디코딩 회로를 구현할 수 있는 효과가 있다.
摘要翻译：目的：提供一种用于解码在蓝牙基带中接收的数据分组的装置，以完成解码并消除不必要的解码，如果产生错误，以便以低功率执行解码。构成：FEC（前向纠错）解码器（10）执行与分组信息有关的解码。去白化装置（11）扩展从FEC解码器（10）输出的解码数据。解复用器（12）切换从去白化装置（11）输出的数据。 HEC（头部错误检查）（13）检查与数据中头部信息有关的错误。 CRC（循环冗余校验）（14）检查与数据中的有效载荷信息有关的错误。控制器（15）感测解码过程中的错误并完成解码。

110. 发明公开

KR1020060018498A 액정 표시 장치 无效
公开(公告)号：KR1020060018498A
公开(公告)日：2006-03-02
申请号：KR1020040066887
申请日：2004-08-24
申请人： 삼성전자주식회사
发明人： 김기홍
IPC分类号： G02F1/1333
CPC分类号： G02F1/133308 , G02F2001/133314 , G02F2001/133317 , G02F2001/13332 , G02F2001/133325 , G02F2201/465
摘要： 본 발명은, 화상을 형성하는 액정패널과, 상기 액정패널에 빛을 공급하는 백라이트 어셈블리와, 상기 백라이트 어셈블리를 수용하는 바텀샤시와, 상기 바텀샤시와 결합되는 탑샤시를 갖는 액정 표시 장치에 관한 것으로서, 상기 탑샤시와 상기 바텀샤시 중 어느 하나에 형성된 복수의 결합홈과; 상기 탑샤시와 상기 바텀샤시 중 다른 하나에 형성되어 상기 결합홈에 수용 결합되는 복수의 걸림돌기를 포함하는 것을 특징으로 한다. 이에 의하여, 보다 간편하고 안정적으로 탑샤시와 바텀샤시가 조립됨과 동시에 액정패널이나 백라이트 어셈블리로 이물질이 유입되는 것을 방지할 수 있게 된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式