专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

CN101405945A 维特比压缩指令失效
公开(公告)号：CN101405945A
公开(公告)日：2009-04-08
申请号：CN200780009565.4
申请日：2007-03-23
申请人：高通股份有限公司
发明人：曾茂 , 卢西恩·科德雷斯库
IPC分类号： H03M13/41
CPC分类号： H03M13/4107 , H03M13/41 , H03M13/4169 , H03M13/6505
摘要：本发明揭示一种维特比压缩指令，其用第一掩蔽值掩蔽第一断言寄存器的内容且用第二掩蔽值掩蔽第二断言寄存器的内容。将所得经掩蔽数据写入到目的寄存器中。所述维特比压缩指令可实施在硬件、固件、软件或其任一组合中。

92. 发明公开

CN101395669A 最大似然译码装置和信息再现装置失效
公开(公告)号：CN101395669A
公开(公告)日：2009-03-25
申请号：CN200780007240.2
申请日：2007-10-15
申请人：松下电器产业株式会社
发明人：山本明
IPC分类号： G11B20/14 , H03M13/41
CPC分类号： G11B20/10009 , G11B20/10037 , G11B20/10222 , G11B20/10296 , G11B20/14 , H03M13/4107 , H03M13/6569 , H03M13/6577
摘要：本发明提供一种最大似然译码装置，在该装置中，当发生欠采样时，选择器(205～207)不选择来自分支度量计算部(202～204)的分支度量而选择“0”值，路径度量计算部208根据上述选择器(205～207)的“0”值来计算路径度量，并且计算路径选择信号。输入到上述分支度量计算部(202～204)的最大似然译码对象的输入信号(wsdt_d)考虑上述选择器(205～207)选择“0”值的欠采样发生情况而被调整为延迟了相当于其发生时的时钟数的信号。因此，在发生欠采样时也能够得到正确的译码结果并确保正常工作。

93. 发明授权

CN100442689C 联合等化及译码输入数据流的平行决策反馈译码器及方法失效
公开(公告)号：CN100442689C
公开(公告)日：2008-12-10
申请号：CN200410057571.5
申请日：2004-08-20
申请人：瑞昱半导体股份有限公司
发明人：林后唯 , 郭协星 , 何荣峰 , 颜光裕
IPC分类号： H04L5/00
CPC分类号： H03M13/4107 , H03M13/6502 , H04L25/03235 , H04L2025/03363 , H04L2025/03369 , H04L2025/03426
摘要：本发明提供一种P抽头平行决策反馈译码器，其包含有多个状态移位寄存器。该输入数据流所使用的编码的每一状态的残留度量会移位至对应该状态的第一移位寄存器，且该第一移位寄存器有M个暂存单元。一决策电路是电连接于该多个第一移位寄存器，用来依据该多个第一移位寄存器的残留度量输出一第一残留度量。一第二移位寄存器具有N个暂存单元，且该第一残留度量将位移至该第二移位寄存器。

94. 发明公开

CN1830151A 维特比解码器无效
公开(公告)号：CN1830151A
公开(公告)日：2006-09-06
申请号：CN200480021639.2
申请日：2004-07-26
申请人：松下电器产业株式会社
发明人：高木信宏
IPC分类号： H03M13/41
CPC分类号： H03M13/6337 , H03M13/23 , H03M13/41 , H03M13/4107 , H03M13/413 , H03M13/4161 , H03M13/4169 , H03M13/4192 , H03M13/6502 , H03M13/6516 , H03M13/6561 , H04L1/0054
摘要：一种适用于各种约束长度以及给定的推定传输路径系数的数的维特比解码器，而且可以由小规模电路的专用硬件构成。该解码器的分支度量计算装置(101)，计算自前一时刻的状态到现在时刻的状态的所有路径的分支度量，根据分支度量(101a)和路径度量(103a)，选择到各个状态的路径之中最可能的路径，输出路径选择信号(102a)和路径度量(102b)。路径度量存储装置(103)在下一时刻实行ACS计算时对ACS计算装置(102)输出路径度量(103a)。路径选择信号暂时存储装置(104)存储n个状态的路径选择信号(102a)，输出m个状态(m≤n)的路径选择信号(104a)，根据实行维特比解码的系统的编码约束长度或假定的推定传输路径的系数的数来改变输入比特位置。

95. 发明授权

CN1173480C 维特比解码器和传输设备失效
公开(公告)号：CN1173480C
公开(公告)日：2004-10-27
申请号：CN00118048.7
申请日：2000-03-31
申请人：富士通株式会社
发明人：佐藤孝
IPC分类号： H03M13/41
CPC分类号： H03M13/6502 , H03M13/4107 , H03M13/6508
摘要：提供一种维特比解码器，维特比解码器以与支路量度在解码处理中被计算的相同的时间序列次序执行一个ACS操作，并把传输信息恢复为残存阵列。还提供一种传输设备，把传输顺序传输到包括上述维特比解码器的接收设备，该传输顺序包括一个位序列，该位序列是通过把传输信息分割成具有规定字长度的片并在经过遵照维特比解码器的编码后逆转时间序列的次序而获得的。在使用这种维特比解码器和传输设备的系统中，与设备的标准化、设计、维护和操作有关的灵活性增加，并且能够降低运行成本、增加可靠性，同时不降低性能和服务质量。

96. 发明授权

CN1168237C 移动通信系统中的分量解码器及其方法失效
公开(公告)号：CN1168237C
公开(公告)日：2004-09-22
申请号：CN00802185.6
申请日：2000-10-05
申请人：三星电子株式会社
发明人：金潣龟 , 金炳朝 , 李永焕
IPC分类号： H04B15/02 , H03M13/23
CPC分类号： H04L1/0054 , H03M13/2957 , H03M13/4107 , H03M13/4146 , H03M13/4184 , H03M13/6583 , H04L1/0052
摘要：这里提供一种解码器和一种解码方法，用于在移动通信系统中将经过使用递归系统卷积码(RSC)调制的数据解码。在所述解码器中，一个分支量度计算电路(BMC)计算与多个输入符号相关联的分支量度(BM)。一个增加-比较-选择电路(ACS)接收BM和前面的路径量度(PM)，并且在第一个时间瞬间产生多个路径选择位和包含该多个路径选择位和可靠性信息的LLR(最大似然率)数据。一个最大似然(ML)状态搜索器在一个行和列的阵列中具有多个信元，这些行和列依照编码器的格构相互连接，每一行的信元具有一个处理时间Ds，用于输出与代表响应路径选择位的ML路径的ML状态值相同的最后一列的信元的值。一个延迟器将接收自ACS的LLR数据延迟时间Ds。一个LLR更新电路在行和列的阵列中具有多个依照解码器的格构连接的处理单元(PE)，每一行中的PE具有一个处理时间DL，用于在一个时间瞬间(第一个时间瞬间，大约Ds+DL)，响应于接收自延迟器的延迟的LLR，从PE产生更新的LLR值。一个选择器基于ML状态值选择更新过的LLR值中的一个。

97. 发明公开

CN1516381A 处理单元和处理方法失效转让
公开(公告)号：CN1516381A
公开(公告)日：2004-07-28
申请号：CN03145161.6
申请日：1998-06-29
申请人：松下电器产业株式会社
发明人：山中隆太郎 , 铃木秀俊 , 芜尾英之 , 冈本稔 , M·K·斯通
IPC分类号： H04J13/02 , H04Q7/32 , H04Q7/30 , H03M13/23
CPC分类号： H03M13/6502 , H03M13/3961 , H03M13/4107 , H03M13/4169 , H03M13/6561 , H03M13/6563 , H03M13/6569
摘要：从路径量度存储装置1中读取两个路径量度(PM0，PM1)，从分支量度存储装置3中读取两个分支量度(BM0，BM1)。由比较装置5、加法装置6、比较结果存储装置7和选择装置8使用PM0+MB0和PM1+BM1来执行ACS运算。与此ACS运算平行，由比较装置9、加法装置10、比较结果存储装置11和选择装置12使用PM0+MB1和PM1+BM0来执行ACS运算。

98. 发明公开

CN1512673A 维特比译码器失效
公开(公告)号：CN1512673A
公开(公告)日：2004-07-14
申请号：CN200310120712.9
申请日：2003-11-28
申请人：因芬尼昂技术股份公司
发明人： N·布雷勒
IPC分类号： H03M13/41 , H03M13/00
CPC分类号： H03M13/4107 , H03M13/395 , H03M13/6577
摘要：一种维特比译码器，具有一用于基数－2X－格子栏状态的计算单元(ACSU)，这个计算单元(ACSU)为每一种格子栏状态将2X个分支计量(ZMi)分别与从2X种之前的格子栏状态已经累加出来的2X个路径计量(PMM)相加，并按照事先设定的定义从计算出来的2X个路径计量(PMi)中挑选出最极端的路径计量作为下一周期的相加作业的新的累加路径计量(PPM)；这个计算单元(ACSU)每一种格子栏状态都含有2X个处理器单元(PE)的并联串级，这些处理器单元对分支计量的位及极端的路径计量(PPM)的位按照位的位值逐步降低的方式进行管线处理，此外这个计算单元(ACSU)为每一种格子栏状态都含有一用于管线内相同序号(q)的所有处理器单元的极端值选择装置(MAX)。根据本发明的方法，每一串级所含的处理器单元(PE)的数量都小于路径计量(PM)的数值范围的二进制数记数法所使用的位数m。为了这个目的，每一串级中的处理器步骤或单元都被设计成总是能够将分离的p≥2字节结合在一起处理。

99. 发明授权

CN1109414C 多信道维特比译码器失效
公开(公告)号：CN1109414C
公开(公告)日：2003-05-21
申请号：CN98803254.6
申请日：1998-03-04
申请人：交互数字技术公司
发明人：小约翰D·凯韦尔
IPC分类号： H04B1/707 , H04L1/00 , H03M13/00
CPC分类号： H04L1/006 , H03M13/256 , H03M13/4107 , H03M13/4169 , H03M13/6502 , H03M13/6505 , H03M13/6569 , H04B1/707 , H04B2201/70703 , H04L1/0009 , H04L1/0046 , H04L1/0052 , H04L1/0053 , H04L1/0054 , H04L1/0059 , H04L1/0072 , H04L1/0075 , H04L1/08 , H04L25/0262 , H04L2025/03675
摘要：一种通信系统，其中给定传输的数据率被发射机编码并随后被用来对共享公共存储器的多个卷积译码器进行调节。该系统使用了公共处理资源来提供最多为4个的具有多速率卷积纠错译码的离散信道，其结果是使得硅片面积得到减小，而能耗则得到了降低。该系统能够同时支持基站和用户单元位置的接收机中从8kbps一直到用于高速ISDN通信的64kbps的数据通信。

100. 发明公开

CN1321363A 串行维特比译码器的高速缓存回锁链接式随机存取存储器失效
公开(公告)号：CN1321363A
公开(公告)日：2001-11-07
申请号：CN99811656.4
申请日：1999-08-04
申请人：夸尔柯姆股份有限公司
发明人： D·汉斯奎因
IPC分类号： H03M13/00 , H04L1/00
CPC分类号： H03M13/4169 , H03M13/4107
摘要：一种用在移动电话中具有回锁链接高速缓存器的串行维特比译码器。在所描述的一种实施例中,译码器包括分支误差度量块、相加－比较－选择单元,以及包括回锁链接RAM、全回锁链接高速缓存器和回锁链接控制器电路的回锁链接块。回锁链接高速缓存器对来自前一过程循环的判定位进行高速缓存,从而不必总是进行全部的回锁链接操作。配置回锁链接高速缓存器,对所有的读取进行高速缓存。采用这种回锁链接高速缓存器,只需适当增加所需的电路数,就可以实现显著节省功耗和处理时间。在另一种实施例中,是没有全部回锁链接高速缓存器的。相反,这种回锁链接块包括L+1位的RAM、增减计数器和模拟回锁链接高速缓存的移位寄存器。在另一种实施例中,采用L位的移位寄存器,而不是L+1位RAM和增减计数器的组合。在各种实施例中,可以配置回锁链接块在每一过程循环中仅执行一次回锁链接读,或者在每一过程循环中进行m次回锁链接读。在又一种实施例中,配置回锁链接块,根据a至b次读取进行回锁链接操作,这里,高速缓存器是在已经进行了a次读取以后的每一次读取时访问的,直到已经进行了b次读取或得到匹配为止。在还有一种实施例中,配置回锁链接块,在多个过程循环中而不是仅仅一个过程循环中进行回锁链接操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式