会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 95. 发明申请
    • METHOD AND SYSTEM FOR TESTING AN ELECTRONIC UNIT
    • 用于测试电子单元的方法和系统
    • WO2016038080A1
    • 2016-03-17
    • PCT/EP2015/070591
    • 2015-09-09
    • ENICS AG
    • FEDERLEY, KristianMATTILA, Jukka
    • G01R31/28
    • G01R31/2834G01R31/2839G01R31/31703
    • The method and system of the invention are intended for testing an electronic unit (3b) by feeding one or more predefined signal shapes created by a signal generator (1 ) of the system as input signals to a known functioning unit (3a) and to a unit to be tested (3b) at corresponding test points (10a, 10b). The resulting signal shapes are measured with a measuring instrument (4) of the system from both units (3a, 3b) at corresponding measurement points (8d, 8e, 8f and 8g, 8h, 8i) simultaneously or separately. At least one resulting signal shape from the good unit (3a) is then compared with the corresponding resulting signal shape from the unit to be tested (3b). A fault in the unit to be tested (3b) is detected on the basis of an existing signal shape distortion in time axis of the resulting signal shape received from the unit to be tested. The electronic unit under test (3b)is comprised in the system simultaneously or interchangeably with the electronic functioning unit (3a). The resulting signal shape is presented by transforming it into discrete values that describe the signal shape. The computer program product of the invention executes the method steps when run in computer readable media in the system. The method of the invention is used for electronics production testing, fault identification in electronics repair, component testing in manufacturing and repair, or counterfeit component identification.
    • 本发明的方法和系统旨在通过将由系统的信号发生器(1)创建的一个或多个预定义的信号形状作为输入信号馈送到已知的功能单元(3a)来测试电子单元(3b),并且 在相应的测试点(10a,10b)处要测试的单元(3b)。 所产生的信号形状用系统的测量仪器(4)从相应的测量点(8d,8e,8f和8g,8h,8i)同时或分开地从两个单元(3a,3b)测量。 然后将来自良好单元(3a)的至少一个所得到的信号形状与来自待测试单元(3b)的相应的结果信号形状进行比较。 基于从被测单元接收到的结果信号形状的时间轴上的现有信号形状失真,检测待测单元(3b)中的故障。 被测电子单元(3b)与电子功能单元(3a)同时或互换地包含在系统中。 通过将其变换成描述信号形状的离散值来呈现所得到的信号形状。 本发明的计算机程序产品在系统中的计算机可读介质中运行时执行方法步骤。 本发明的方法用于电子生产测试,电子维修中的故障识别,制造和维修中的部件测试或假冒部件识别。
    • 96. 发明申请
    • SYSTEM FREQUENCY RESPONSE TEST USING CONTINUOUS SWEEP FREQUENCIES
    • 使用连续扫频频率的系统频率响应测试
    • WO2012075123A2
    • 2012-06-07
    • PCT/US2011062614
    • 2011-11-30
    • TEXAS INSTRUMENTS INCTEXAS INSTRUMENTS JAPANTARNG TONY J
    • TARNG TONY J
    • G01R23/16
    • G01R31/2837G01R31/2839
    • A system and method for measuring the frequency response of a system under test using a single swept-frequency chirp signal. A tapered chirp-frequency test signal is created with a bandwidth defined by first and second frequencies (1101). The test signal is routed to a calibration path (1102), and the output of the calibration path is routed to a digitizer (1103). The output of the calibration path is digitized (1104), and a Fourier Transform of the calibration path output is generated (1105). The test signal is then routed to a test system (1106), and the output of the test system is coupled to the digitizer (1107). The output of the test system is digitized (1108), and a Fourier Transform of the test system output is generated (1109). A normalized frequency- domain representation of the test system created by dividing the Fourier Transform of the test system output by the Fourier Transform of the calibration path output (1110).
    • 一种使用单个扫频啁啾信号测量被测系统的频率响应的系统和方法。 利用由第一和第二频率定义的带宽创建锥形啁啾频率测试信号(1101)。 测试信号被路由到校准路径(1102),并且校准路径的输出被路由到数字化器(1103)。 校准路径的输出被数字化(1104),并且校准路径输出的傅立叶变换被生成(1105)。 测试信号然后被路由到测试系统(1106),并且测试系统的输出被耦合到数字化仪(1107)。 测试系统的输出被数字化(1108),并且测试系统输出的傅立叶变换被生成(1109)。 通过将测试系统输出的傅里叶变换除以校准路径输出(1110)的傅立叶变换而创建的测试系统的归一化频域表示。
    • 97. 发明申请
    • 試験システムおよびドーターユニット
    • 测试系统和DAUGHTER单元
    • WO2009025070A1
    • 2009-02-26
    • PCT/JP2008/002137
    • 2008-08-06
    • 株式会社アドバンテスト宮内康司渡辺俊幸
    • 宮内康司渡辺俊幸
    • G01R31/26
    • G01R31/2822G01R1/18G01R31/2839G01R31/2887
    •  被試験デバイスを試験する試験システムであって、被試験デバイスに供給すべき試験信号を発生する試験モジュールを有するテストヘッドと、テストヘッド上に載置され、試験モジュールが発生した試験信号を伝送するパフォーマンスボードと、パフォーマンスボード上に着脱可能に搭載され、パフォーマンスボードから被試験デバイスへと試験信号を伝送するドーターユニットと、を備え、ドーターユニットは、被試験デバイスを搭載するソケットと、ソケットを実装するドーターボードと、ソケットおよびドーターボードを内側に格納し、外部からソケットおよびドーターボードに対するノイズを遮断するドーターユニット側シールドを含む筐体とを有する試験システムを提供する。
    • 用于测试被测设备的测试单元设置有测试头,其包括用于产生要提供给被测设备的测试信号的测试模块,安装在测试头上的性能板,用于发送由测试产生的测试信号 模块和可拆卸地安装在所述性能板上的子单元,用于将所述测试信号从所述性能板发送到所述被测设备,其中所述子单元具有用于设置被测器件的插座,用于安装所述插座的子板,以及 壳体,其将插座和子板存储在内部,并且在子单元的侧面上包括屏蔽,以屏蔽插座和子板从外部的噪音。
    • 100. 发明申请
    • 半導体試験装置
    • 半导体测试设备
    • WO2003076958A1
    • 2003-09-18
    • PCT/JP2003/002723
    • 2003-03-07
    • 株式会社アドバンテスト磯部 勝美
    • 磯部 勝美
    • G01R31/28
    • G01R31/2839G01R31/2832
    • A semiconductor test device capable of testing a test device by driver-outputting a high voltage without increasing power consumption of a high-speed driver. The semiconductor test device switches between a high-speed voltage of high voltage (VH) and low voltage (VL) and another high voltage (VHH >VH) higher than the high voltage (VH) for driver output, thereby testing the test device. The semiconductor test device includes a first buffer unit for outputting the high speed voltage (VH/VL) by push-pull of an emitter follower serving as a source and an emitter follower serving as a sink, and a second buffer unit for outputting the high voltage (VHH) by push-pull of an emitter follower serving as a sink of the first buffer unit and an emitter follower serving as a source of the high voltage.
    • 一种能够通过驱动器测试测试装置的半导体测试装置,其输出高电压而不增加高速驱动器的功率消耗。 半导体测试装置在高电压(VH)和低电压(VL)的高速电压和高于用于驱动器输出的高电压(VH)的高电压(VHH> VH)之间切换,从而测试测试装置。 半导体测试装置包括:第一缓冲单元,用于通过作为源的射极跟随器和作为宿的射极跟随器的推挽输出高速电压(VH / VL),以及用于输出高电平的第二缓冲单元 用作第一缓冲单元的吸收器的射极跟随器的推挽电压(VHH)和作为高电压源的射极跟随器。