专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200910592A 半導體裝置审中-公开
简体标题：半导体设备
公开(公告)号：TW200910592A
公开(公告)日：2009-03-01
申请号：TW097116347
申请日：2008-05-02
申请人：羅姆股份有限公司 ROHM CO., LTD.
发明人：高石昌 TAKAISHI, MASARU
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/045 , H01L29/66734
摘要：本發明係提供半導體裝置,其藉由提升通道區域的電洞移動度,可減低接通電阻。該溝閘極型MOSFET(半導體裝置)(50)係具備以下構件:p型矽基板(1),其主表面的結晶面係(110)面;晶膜層(2),其係形成於矽基板(1)上;溝(3),其係形成於晶膜層(2),包含與矽基板(1)的厚度方向(Z方向)平行之側壁;閘極電極(5),其在溝(3)內經由閘極絕緣膜(4)而形成;n型通道區域(2b),其沿著溝(3)側壁而形成;及p型源極區域(2c)與p型汲極區域(2a),其在矽基板(1)的厚度方向(Z方向),以夾有通道區域(2b)之方式而形成。此外,溝(3)係以側壁的結晶面構成(110)面之方式而形成。
简体摘要：本发明系提供半导体设备,其借由提升信道区域的电洞移动度,可减低接通电阻。该沟闸极型MOSFET(半导体设备)(50)系具备以下构件:p型硅基板(1),其主表面的结晶面系(110)面;晶膜层(2),其系形成于硅基板(1)上;沟(3),其系形成于晶膜层(2),包含与硅基板(1)的厚度方向(Z方向)平行之侧壁;闸极电极(5),其在沟(3)内经由闸极绝缘膜(4)而形成;n型信道区域(2b),其沿着沟(3)侧壁而形成;及p型源极区域(2c)与p型汲极区域(2a),其在硅基板(1)的厚度方向(Z方向),以夹有信道区域(2b)之方式而形成。此外,沟(3)系以侧壁的结晶面构成(110)面之方式而形成。

2. 发明专利

TW200614512A 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME 审中-公开
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
公开(公告)号：TW200614512A
公开(公告)日：2006-05-01
申请号：TW094126534
申请日：2005-08-04
申请人：羅姆股份有限公司 ROHM CO., LTD.
发明人：高石昌 TAKAISHI, MASARU
IPC分类号： H01L
CPC分类号： H01L29/0634 , H01L21/26586 , H01L21/28035 , H01L21/28211 , H01L29/42368 , H01L29/66734 , H01L29/7813
摘要：本發明係關於一種半導體裝置，其係包含形成於半導體基板之第1導電型之汲極區域，與設置於此汲極區域上且形成到上述汲極區域之凹處之元件形成區域，與配置於上述凹處內之閘極電極，與將配置於上述元件形成區域內，上述凹處所貫通之第1導電型之漂移層，及連接於此漂移層並且第2導電型之漂移層交互配置於上述半導體基板上而形成之超連接構造部，與於上述元件形成區域中，以連接於上述漂移層之方式配置於上述超連接構造部，上述凹處乃貫通，再介由閘極絕緣膜而對向於上述閘極電極之上述第2導電型之基極區域。
简体摘要：本发明系关于一种半导体设备，其系包含形成于半导体基板之第1导电型之汲极区域，与设置于此汲极区域上且形成到上述汲极区域之凹处之组件形成区域，与配置于上述凹处内之闸极电极，与将配置于上述组件形成区域内，上述凹处所贯通之第1导电型之漂移层，及连接于此漂移层并且第2导电型之漂移层交互配置于上述半导体基板上而形成之超连接构造部，与于上述组件形成区域中，以连接于上述漂移层之方式配置于上述超连接构造部，上述凹处乃贯通，再介由闸极绝缘膜而对向于上述闸极电极之上述第2导电型之基极区域。

3. 发明专利

TW200735358A 半導體裝置 SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备 SEMICONDUCTOR DEVICE
公开(公告)号：TW200735358A
公开(公告)日：2007-09-16
申请号：TW095113201
申请日：2006-04-13
申请人：羅姆股份有限公司 ROHM CO., LTD.
发明人：高石昌 TAKAISHI, MASARU
IPC分类号： H01L
CPC分类号： H01L29/7802 , H01L29/0878 , H01L29/42376 , H01L29/7395
摘要：本發明係揭示一種可縮短接通時間之半導體裝置。該半導體裝置包括:磊晶層;2個基極區域,其埋設於磊晶層之表面區域;源極區域,其埋設於此等基極區域;汲極區域,其至少包含除磊晶層中之基極區域以外的區域;及閘極電極,其介隔絕緣膜而設置於磊晶層上,端部與2個基極區域之表面對向。汲極區域於斷開狀態下,自2個基極區域之邊界擴展之空乏層於位於2個基極區域間之部分相互連接而形成。
简体摘要：本发明系揭示一种可缩短接通时间之半导体设备。该半导体设备包括:磊晶层;2个基极区域,其埋设于磊晶层之表面区域;源极区域,其埋设于此等基极区域;汲极区域,其至少包含除磊晶层中之基极区域以外的区域;及闸极电极,其介隔绝缘膜而设置于磊晶层上,端部与2个基极区域之表面对向。汲极区域于断开状态下,自2个基极区域之边界扩展之空乏层于位于2个基极区域间之部分相互连接而形成。

4. 发明专利

TW200910429A 半導體裝置之製造方法及半導體裝置审中-公开
简体标题：半导体设备之制造方法及半导体设备
公开(公告)号：TW200910429A
公开(公告)日：2009-03-01
申请号：TW097115451
申请日：2008-04-25
申请人：羅姆股份有限公司 ROHM CO., LTD.
发明人：高石昌 TAKAISHI, MASARU
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/407 , H01L29/66719 , H01L29/66727 , H01L29/66734 , H01L29/7803
摘要：本發明提供一種半導體裝置之製造方法,其可抑制製造製程變得複雜。該半導體裝置(1)之製造方法包含:以使溝槽(2a)之寬度(W1)大於溝槽(2b)之寬度(W2)之方式,於矽基板(2)形成溝槽(2a以及2b)之步驟;配置電極(3以及4)之步驟;配置氧化膜(14(14a))之步驟;以使矽基板(2)與電極(3)之上表面之至少一部分露出、且使電極(4)之上表面不露出之方式,除去氧化膜(14(14a))之步驟;及於矽基板(2)之上表面側配置配線層(6)之步驟。
简体摘要：本发明提供一种半导体设备之制造方法,其可抑制制造制程变得复杂。该半导体设备(1)之制造方法包含:以使沟槽(2a)之宽度(W1)大于沟槽(2b)之宽度(W2)之方式,于硅基板(2)形成沟槽(2a以及2b)之步骤;配置电极(3以及4)之步骤;配置氧化膜(14(14a))之步骤;以使硅基板(2)与电极(3)之上表面之至少一部分露出、且使电极(4)之上表面不露出之方式,除去氧化膜(14(14a))之步骤;及于硅基板(2)之上表面侧配置配线层(6)之步骤。

5. 发明专利

TWI306313B 半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME 失效
简体标题：半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD FOR MAKING THE SAME
公开(公告)号：TWI306313B
公开(公告)日：2009-02-11
申请号：TW092135699
申请日：2003-12-17
申请人：羅姆股份有限公司 ROHM CO., LTD.
发明人：高石昌 TAKAISHI, MASARU
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/404 , H01L29/407 , H01L29/42368 , H01L29/42376 , H01L29/66734
摘要：本發明的半導體裝置包含,形成於半導體基板(1)的表層部之第1導電型的通道區域(4),及形成於貫通此通道區域(4)之溝渠(17)的邊緣之與上述第1導電型不同的第2導電型的源極區域(25),及形成於與上述溝渠(17)的底部鄰接的區域之上述第2導電型的汲極區域(2),及沿著上述溝渠(17)的內側壁而形成之閘極絕緣膜(13),及於上述溝渠(17)中,夾著上述閘極絕緣膜(13)而與上述通道區域(4)對向而配置之閘極電極(26、36),及於上述溝渠(17)中,形成於上述閘極電極(26、36)之靠上述汲極區域(2)側之導電層(37、40、40a、40b),及覆蓋上述導電層(37、40、40a、40b)的周圍,而將上述導電層(37、40、40a、40b)與上述閘極電極(26、36)及上述汲極區域(2)之間作電氣絕緣之絕緣層(20、21、22)。
简体摘要：本发明的半导体设备包含,形成于半导体基板(1)的表层部之第1导电型的信道区域(4),及形成于贯通此信道区域(4)之沟渠(17)的边缘之与上述第1导电型不同的第2导电型的源极区域(25),及形成于与上述沟渠(17)的底部邻接的区域之上述第2导电型的汲极区域(2),及沿着上述沟渠(17)的内侧壁而形成之闸极绝缘膜(13),及于上述沟渠(17)中,夹着上述闸极绝缘膜(13)而与上述信道区域(4)对向而配置之闸极电极(26、36),及于上述沟渠(17)中,形成于上述闸极电极(26、36)之靠上述汲极区域(2)侧之导电层(37、40、40a、40b),及覆盖上述导电层(37、40、40a、40b)的周围,而将上述导电层(37、40、40a、40b)与上述闸极电极(26、36)及上述汲极区域(2)之间作电气绝缘之绝缘层(20、21、22)。

6. 发明专利

TW200849472A 半導體裝置之製造方法及半導體裝置审中-公开
简体标题：半导体设备之制造方法及半导体设备
公开(公告)号：TW200849472A
公开(公告)日：2008-12-16
申请号：TW097115433
申请日：2008-04-25
申请人：羅姆股份有限公司 ROHM CO., LTD.
发明人：高石昌 TAKAISHI, MASARU
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/407 , H01L29/4238 , H01L29/66719 , H01L29/66734 , H01L29/7811
摘要：本發明提供一種半導體裝置之製造方法,其可抑制製造製程變得複雜。該半導體裝置(1)之製造方法包含:以使溝槽(2a)之寬度(W1)大於溝槽(2b)之寬度(W2)之方式,形成溝槽(2a以及2b)之步驟;配置電極(3以及4)之步驟;配置氧化膜(14(14b))之步驟;以使電極(3)之上表面露出、且使電極(4)之上表面不露出之方式,除去氧化膜(14)之步驟;以電極(3)之上表面露出、且矽基板(2)與電極(4)之上表面不露出之方式,除去氧化膜(15)之步驟;於電極(3)上配置配線層(6)之步驟。
简体摘要：本发明提供一种半导体设备之制造方法,其可抑制制造制程变得复杂。该半导体设备(1)之制造方法包含:以使沟槽(2a)之宽度(W1)大于沟槽(2b)之宽度(W2)之方式,形成沟槽(2a以及2b)之步骤;配置电极(3以及4)之步骤;配置氧化膜(14(14b))之步骤;以使电极(3)之上表面露出、且使电极(4)之上表面不露出之方式,除去氧化膜(14)之步骤;以电极(3)之上表面露出、且硅基板(2)与电极(4)之上表面不露出之方式,除去氧化膜(15)之步骤;于电极(3)上配置配线层(6)之步骤。

7. 发明专利

TW200731535A 半導體裝置 SEMICONDUCTOR DEVICE 审中-公开
简体标题：半导体设备 SEMICONDUCTOR DEVICE
公开(公告)号：TW200731535A
公开(公告)日：2007-08-16
申请号：TW095121226
申请日：2006-06-14
申请人：羅姆股份有限公司 ROHM CO., LTD.
发明人：高石昌 TAKAISHI, MASARU
IPC分类号： H01L
CPC分类号： H01L29/7813 , H01L29/0878 , H01L29/1095 , H01L29/41766
摘要：本發明提供一種可縮短接通時間之具有槽結構之半導體裝置。該半導體裝置1具有:第1磊晶層,其形成於半導體基板上;第2磊晶層,其連接於第1磊晶層之上表面而形成,且雜質濃度低於第1磊晶層;多個槽,其設置於第2磊晶層中,且自其上表面向下方而形成;閘極電極,其埋設於槽內側;源極區域,其沿著槽之兩側面,自第2磊晶層之上表面向下方而設置;基極區域,其沿著槽之兩側面,自源極區域之下表面向下方而設置;以及基極高濃度區域,其遠離槽,且鄰接於源極區域與基極區域,自第2磊晶層之上表面向下方而形成,其深度大於基極區域,並與基極區域具有相同導電型,且其雜質濃度高於基極區域。
简体摘要：本发明提供一种可缩短接通时间之具有槽结构之半导体设备。该半导体设备1具有:第1磊晶层,其形成于半导体基板上;第2磊晶层,其连接于第1磊晶层之上表面而形成,且杂质浓度低于第1磊晶层;多个槽,其设置于第2磊晶层中,且自其上表面向下方而形成;闸极电极,其埋设于槽内侧;源极区域,其沿着槽之两侧面,自第2磊晶层之上表面向下方而设置;基极区域,其沿着槽之两侧面,自源极区域之下表面向下方而设置;以及基极高浓度区域,其远离槽,且邻接于源极区域与基极区域,自第2磊晶层之上表面向下方而形成,其深度大于基极区域,并与基极区域具有相同导电型,且其杂质浓度高于基极区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式