基本信息:
- 专利标题： 半導体素子を用いたメモリ装置の製造方法
- 专利标题（英）：METHOD FOR MANUFACTURING MEMORY DEVICE USING SEMICONDUCTOR ELEMENT
- 申请号：PCT/JP2021/024090 申请日：2021-06-25
- 公开(公告)号：WO2022269890A1 公开(公告)日：2022-12-29
- 发明人： 原田 望 HARADA Nozomu , 作井 康司 SAKUI Koji
- 申请人： ユニサンティス エレクトロニクス シンガポール プライベート リミテッド , 原田 望 , 作井 康司
- 申请人地址： 179098 ノースブリッジロード １１１、ペニンシュラ プラザ ＃２３－０５ Singapore; 〒1020083 東京都千代田区麹町１丁目３番７号 日月館麹町ビル５階 Ｓｅｍｉｃｏｎ Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo; 〒1020083 東京都千代田区麹町１丁目３番７号 日月館麹町ビル５階 Ｓｅｍｉｃｏｎ Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo
- 专利权人： ユニサンティス エレクトロニクス シンガポール プライベート リミテッド,原田 望,作井 康司
- 当前专利权人： ユニサンティス エレクトロニクス シンガポール プライベート リミテッド,原田 望,作井 康司
- 当前专利权人地址： 179098 ノースブリッジロード １１１、ペニンシュラ プラザ ＃２３－０５ Singapore; 〒1020083 東京都千代田区麹町１丁目３番７号 日月館麹町ビル５階 Ｓｅｍｉｃｏｎ Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo; 〒1020083 東京都千代田区麹町１丁目３番７号 日月館麹町ビル５階 Ｓｅｍｉｃｏｎ Ｃｏｎｓｕｌｔｉｎｇ株式会社内 Tokyo
- 代理机构： 田中 伸一郎
- 主分类号： H01L21/8242
- IPC分类号： H01L21/8242 ; H01L27/108 ; H01L27/10844
摘要：
Ｐ層基板２０上にソース線ＳＬに繋がるＮ+層２１Ａ、Ｓｉ柱２５ａ～２５ｄ、ビット線ＢＬに繋がるＮ+層２３Ａ～２３Ｄ、Ｓｉ柱２５ａ～２５ｄの下部と上部を囲むゲート絶縁層ＨｆＯ2層３０ａ、３０ｂ、プレート線ＰＬに繋がるＴｉＮ層３１ａと、ワード線ＷＬに繋がるＴｉＮ層３２、３２ｂを形成する工程を有し、Ｓｉ柱２５ａ～２５ｄをＰ層２７ａ～２７ｄと、これらを囲んで堆積したＰ層２７ａ～２７ｄを形成して、行列状に配置された複数のダイナミック フラッシュ メモリセルを形成する。
摘要（英）：
The present invention comprises a step for forming, on a P layer substrate 20, a N+ layer 21A which connects to a source line SL, Si columns 25a to 25d, N+ layers 23A to 23D which connect to a bit line BL, gate insulation layer HfO2 layers 30a, 30b which surround the upper and lower parts of the Si columns 25a to 25d, a TiN layer 31a which connects to a plate line PL, and TiN layers 32, 32b which connect to a word line WL. Si columns 25a to 25d with P layers 27a to 27d, and P layers 27a to 27d which are deposited so as to surround these are formed, so as to form a plurality of dynamic flash memory cells disposed in a matrix.
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/67 | .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置 |
| ----------H01L21/71 | ..限定在组H01L21/70中的器件的特殊部件的制造 |
| ------------H01L21/78 | ...把衬底连续地分成多个独立的器件 |
| --------------H01L21/782 | ....制造多个器件，每一个由单个电路元件组成 |
| ----------------H01L21/822 | .....衬底是采用硅工艺的半导体的 |
| ------------------H01L21/8222 | ......双极工艺 |
| --------------------H01L21/8234 | .......MIS工艺 |
| ----------------------H01L21/8239 | ........存储器结构 |
| ------------------------H01L21/8242 | .........动态随机存取存储结构（DRAM） |