基本信息:
- 专利标题： VERTICAL MEMORY DEVICE WITH BIT LINE AIR GAP
- 专利标题（中）：具有位线空气隙的垂直存储器件
- 申请号：PCT/US2015/049597 申请日：2015-09-11
- 公开(公告)号：WO2016048682A2 公开(公告)日：2016-03-31
- 发明人： RABKIN, Peter , XIA, Jilin , PACHAMUTHU, Jayavel
- 申请人： SANDISK TECHNOLOGIES INC.
- 申请人地址： Two Legacy Town Center 6900 North Dallas Parkway Plano, Texas 75024 US
- 专利权人： SANDISK TECHNOLOGIES INC.
- 当前专利权人： SANDISK TECHNOLOGIES INC.
- 当前专利权人地址： Two Legacy Town Center 6900 North Dallas Parkway Plano, Texas 75024 US
- 代理机构： RADOMSKY, Leon et al.
- 优先权： US14/498,033 20140926
- 主分类号： H01L27/115
- IPC分类号： H01L27/115
摘要：
A structure includes a three-dimensional semiconductor device including a plurality of unit device structures located over a substrate. Each of the unit device structures includes a semiconductor channel including at least a portion extending vertically along a direction perpendicular to a top surface of the substrate, and a drain region contacting a top end of the semiconductor channel. The structure also includes a combination of a plurality of contact pillars and a contiguous volume that laterally surrounds the plurality of contact pillars. The plurality of contact pillars is in contact with the drain regions, and the contiguous volume has a dielectric constant less than 3.9.
摘要（中）：
一种结构包括三维半导体器件，其包括位于衬底上方的多个单元器件结构。 每个单元器件结构包括半导体沟道，该半导体沟道至少包括沿垂直于衬底顶表面的方向垂直延伸的部分，以及与半导体沟道顶端接触的漏极区。 该结构还包括多个接触柱和横向围绕多个接触柱的连续体积的组合。 多个接触柱与漏区接触，连续体的介电常数小于3.9。
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L27/00 | 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件 |
| --------H01L27/02 | .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的 |
| ----------H01L27/04 | ..其衬底为半导体的 |
| ------------H01L27/06 | ...在非重复结构中包括有多个单个组件的 |
| --------------H01L27/105 | ....包含场效应组件的 |
| ----------------H01L27/112 | .....只读存储器结构的 |
| ------------------H01L27/115 | ......电动编程只读存储器 |