基本信息:
- 专利标题： ERROR CORRECTION IN MEMORY
- 专利标题（中）：内存错误修正
- 申请号：PCT/US2014/061929 申请日：2014-10-23
- 公开(公告)号：WO2015080819A1 公开(公告)日：2015-06-04
- 发明人： MOTWANI, Ravi H. , PANGAL, Kiran
- 申请人： INTEL CORPORATION , MOTWANI, Ravi H. , PANGAL, Kiran
- 申请人地址： 2200 Mission College Boulevard Santa Clara, California 95054 US
- 专利权人： INTEL CORPORATION,MOTWANI, Ravi H.,PANGAL, Kiran
- 当前专利权人： INTEL CORPORATION,MOTWANI, Ravi H.,PANGAL, Kiran
- 当前专利权人地址： 2200 Mission College Boulevard Santa Clara, California 95054 US
- 代理机构： CAVEN, Jed W.
- 优先权： US14/091,757 20131127
- 主分类号： G11C29/42
- IPC分类号： G11C29/42 ; G11C16/06
摘要：
Apparatus, systems, and methods for error correction in memory are described. In one embodiment, a controller comprises logic to receive a read request from a host device for data stored in a memory, retrieve the data and an associated error correction codeword, send the data to a host device, apply an error correction routine to decode the error correction codeword retrieved with the data, and in response to an error in the error correction codeword, send a location of data associated with the error to the host device. Other embodiments are also disclosed and claimed.
摘要（中）：
描述了存储器中用于纠错的装置，系统和方法。 在一个实施例中，控制器包括从主机设备接收存储在存储器中的数据的读取请求的逻辑，检索数据和相关联的纠错码字，将数据发送到主机设备，应用纠错例程来解码 使用数据检索的纠错码字，并且响应于纠错码字中的错误，向主机设备发送与该错误相关联的数据的位置。 还公开并要求保护其他实施例。
IPC结构图谱:
| G | 物理 |
| --G11 | 信息存储 |
| ----G11C | 静态存储器 |
| ------G11C29/00 | 存储器正确运行的校验；备用或离线操作期间测试存储器 |
| --------G11C29/04 | .损坏存储元件的检测或定位 |
| ----------G11C29/08 | ..功能测试，例如，在刷新、通电自检（POST）或分布型测试期间的测试 |
| ------------G11C29/12 | ...用于测试的内置装置，例如，内置的自检装置（BIST） |
| --------------G11C29/38 | ....响应验证装置 |
| ----------------G11C29/42 | .....用纠错码（ECC）或奇偶校验检查 |