基本信息:
- 专利标题： SEMICONDUCTOR DEVICE FABRICATION
- 专利标题（中）：半导体器件制造
- 申请号：PCT/SG2014/000495 申请日：2014-10-20
- 公开(公告)号：WO2015057171A1 公开(公告)日：2015-04-23
- 发明人： BERA, Lakshmi Kanta , DOLMANAN, Surani Bin , KUMAR, Manippady Krishna , KAJEN, Rasanayagam Sivasayan , TRIPATHY, Sudhiranjan
- 申请人： AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH
- 申请人地址： 1 Fusionopolis Way #20-10 Connexis Singapore 138632 SG
- 专利权人： AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH
- 当前专利权人： AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH
- 当前专利权人地址： 1 Fusionopolis Way #20-10 Connexis Singapore 138632 SG
- 代理机构： SPRUSON & FERGUSON (ASIA) PTE LTD
- 优先权： SG201307786-2 20131018
- 主分类号： H01L21/02
- IPC分类号： H01L21/02 ; H01L21/70 ; H01L29/66 ; H01L21/20
摘要：
There is provided a method for fabricating a semiconductor device having the following structure, and comprising the steps of growing a nucleation layer on a substrate; depositing a binary layer over the nucleation layer; and annealing the binary layer to form a first contact area and a second contact area on the substrate, wherein the annealed binary layer comprises a group 14 element selected from Si, Ge or their combination thereof, and the annealed binary layer in the first and second contact areas are capable of providing a lower contact resistance for a current to flow in the device. This method serves to provide an intermediate layer which enables the fabrication process to become CMOS compatible.
摘要（中）：
提供了一种用于制造具有以下结构的半导体器件的方法，并且包括以下步骤：在基底上生长成核层; 在成核层上沉积二元层; 并且退火所述二元层以在所述衬底上形成第一接触区域和第二接触区域，其中所述退火的二元层包括选自Si，Ge或其组合的14族元素，并且所述第一和第二层中的退火二元层 接触区域能够为电流在设备中流动提供较低的接触电阻。 该方法用于提供能使制造工艺变成CMOS兼容的中间层。
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |