基本信息:
- 专利标题： III-N MATERIAL STRUCTURE FOR GATE-RECESSED TRANSISTORS
- 专利标题（中）：用于栅极压电晶体管的III-N材料结构
- 申请号：PCT/US2011/067220 申请日：2011-12-23
- 公开(公告)号：WO2013095643A1 公开(公告)日：2013-06-27
- 发明人： THEN, Han Wui , RADOSAVLJEVIC, Marko , SHAH, Uday , MUKHERJEE, Niloy , PILLARISETTY, Ravi , CHU-KUNG, Benjamin , KAVALIEROS, Jack , CHAU, Robert
- 申请人： INTEL CORPORATION , THEN, Han Wui , RADOSAVLJEVIC, Marko , SHAH, Uday , MUKHERJEE, Niloy , PILLARISETTY, Ravi , CHU-KUNG, Benjamin , KAVALIEROS, Jack , CHAU, Robert
- 申请人地址： 2200 Mission College Boulevard MS: RNB-4-150 Santa Clara, California 95052 US
- 专利权人： INTEL CORPORATION,THEN, Han Wui,RADOSAVLJEVIC, Marko,SHAH, Uday,MUKHERJEE, Niloy,PILLARISETTY, Ravi,CHU-KUNG, Benjamin,KAVALIEROS, Jack,CHAU, Robert
- 当前专利权人： INTEL CORPORATION,THEN, Han Wui,RADOSAVLJEVIC, Marko,SHAH, Uday,MUKHERJEE, Niloy,PILLARISETTY, Ravi,CHU-KUNG, Benjamin,KAVALIEROS, Jack,CHAU, Robert
- 当前专利权人地址： 2200 Mission College Boulevard MS: RNB-4-150 Santa Clara, California 95052 US
- 代理机构： VINCENT, Lester J. et al.
- 主分类号： H01L29/772
- IPC分类号： H01L29/772 ; H01L21/335
摘要：
III-N transistors with recessed gates. An epitaxial stack includes a doped III-N source/drain layer and a III-N etch stop layer disposed between a the source/drain layer and a III-N channel layer. An etch process, e.g., utilizing photochemical oxidation, selectively etches the source/drain layer over the etch stop layer. A gate electrode is disposed over the etch stop layer to form a recessed-gate III-N HEMT. At least a portion of the etch stop layer may be oxidized with a gate electrode over the oxidized etch stop layer for a recessed gate III-N MOS-HEMT including a III-N oxide. A high-k dielectric may be formed over the oxidized etch stop layer with a gate electrode over the high-k dielectric to form a recessed gate III-N MOS-HEMT having a composite gate dielectric stack.
摘要（中）：
具有凹入栅极的III-N晶体管。 外延堆叠包括掺杂的III-N源极/漏极层和设置在源/漏层和III-N沟道层之间的III-N蚀刻停止层。 蚀刻工艺，例如利用光化学氧化，选择性地蚀刻蚀刻停止层上的源极/漏极层。 栅电极设置在蚀刻停止层上方以形成凹入栅III-N HEMT。 蚀刻停止层的至少一部分可以用氧化蚀刻停止层上的栅电极氧化，用于包括III-N氧化物的凹陷栅III-N MOS-HEMT。 可以在氧化的蚀刻停止层上形成高k电介质，并在高k电介质上形成栅电极，以形成具有复合栅电介质叠层的凹陷栅III-N MOS-HEMT。
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L29/00 | 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件 |
| --------H01L29/02 | .按其半导体本体的特征区分的 |
| ----------H01L29/68 | ..只能通过对一个不通有待整流、放大或切换的电流的电极供给电流或施加电位方可进行控制的 |
| ------------H01L29/70 | ...双极器件 |
| --------------H01L29/772 | ....场效应晶体管 |