基本信息:
- 专利标题： チップダイオードおよびダイオードパッケージ
- 专利标题（英）：Chip diode and diode package
- 专利标题（中）：芯片二极管和二极管封装
- 申请号：PCT/JP2012/076684 申请日：2012-10-16
- 公开(公告)号：WO2013058232A1 公开(公告)日：2013-04-25
- 发明人： 山本 浩貴
- 申请人： ローム株式会社
- 申请人地址： 〒6158585 京都府京都市右京区西院溝崎町21番地 Kyoto JP
- 专利权人： ローム株式会社
- 当前专利权人： ローム株式会社
- 当前专利权人地址： 〒6158585 京都府京都市右京区西院溝崎町２１番地 Kyoto JP
- 优先权： JP2011-227964 20111017; JP2011-270253 20111209; JP2012-060557 20120316; JP2012-060558 20120316; JP2012-060559 20120316; JP2012-086784 20120405; JP2012-148862 20120702; JP2012-149732 20120703; JP2012-149733 20120703; JP2012-149734 20120703; JP2012-217882 20120928
- 主分类号： H01L29/861
- IPC分类号： H01L29/861 ; H01L23/28 ; H01L29/06 ; H01L29/868
摘要：
【課題】外部との電気接続用のパッドに大きなストレスが加わっても、半導体層に形成されたｐｎ接合の破壊を防止したり、特性の変動を抑制したりできるチップダイオードおよびそれを備えるダイオードパッケージを提供すること。【解決手段】ダイオード素子２９を構成するｐｎ接合２８が形成されたエピタキシャル層２１と、エピタキシャル層２１の表面２２に沿って配置され、ｐｎ接合２８のｐ側の極であるダイオード不純物領域２３に電気的に接続されており、外部との電気接続用のパッド３７を有するアノード電極３４と、ｐｎ接合２８のｎ側の極であるエピタキシャル層２１に電気的に接続されたカソード電極４１とを含む、チップダイオード１５において、パッド３７を、ｐｎ接合２８の直上位置から離れた位置に設ける。
摘要（中）：
为了提供可以防止形成在半导体层上的p-n结被破坏并且特性波动可以最小化的芯片二极管，即使用于与外部电连接的焊盘受到显着的应力; 并提供具有芯片二极管的二极管封装。 解决方案：一种芯片二极管（15），包括：外延层（21），其设置有构成二极管元件（29）的p-n结（28）; 沿着外延层（21）的表面（22）设置并电连接到作为pn结（28）的p侧极的二极管杂质区（23）的阳极电极（34），阳极电极 具有用于与外部建立电连接的垫（37）; 以及与p-n结（28）的n侧极相连的外延层（21）电连接的阴极电极（41）。 其中，所述垫（37）设置在与所述p-n结（28）正上方的位置相距一定距离的位置。