基本信息:
- 专利标题： MEMORY CONTROLLER, SEMICONDUCTOR STORAGE DEVICE, AND DECODING METHOD
- 专利标题（中）：存储器控制器，半导体存储器件和解码方法
- 申请号：PCT/JP2012/057246 申请日：2012-03-14
- 公开(公告)号：WO2013014974A1 公开(公告)日：2013-01-31
- 发明人： HORISAKI, Koji , HIDA, Toshikatsu , KANNO, Shinichi , TORII, Osamu
- 申请人： Kabushiki Kaisha Toshiba , HORISAKI, Koji , HIDA, Toshikatsu , KANNO, Shinichi , TORII, Osamu
- 申请人地址： 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001 JP
- 专利权人： Kabushiki Kaisha Toshiba,HORISAKI, Koji,HIDA, Toshikatsu,KANNO, Shinichi,TORII, Osamu
- 当前专利权人： Kabushiki Kaisha Toshiba,HORISAKI, Koji,HIDA, Toshikatsu,KANNO, Shinichi,TORII, Osamu
- 当前专利权人地址： 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001 JP
- 代理机构： SAKAI, Hiroaki
- 优先权： JP2011-163475 20110726
- 主分类号： G06F12/16
- IPC分类号： G06F12/16 ; G11C29/42
摘要：
According to an embodiment, a memory interface that includes n number of channels and writes data subjected to an error correction encoding process having capable of correcting t symbols, n number of first error correction decoding units that perform an error correction decoding process of correcting s (s
摘要（中）：
根据一个实施例，一种存储器接口，其包括n个通道并且写入经过能够校正t个符号的纠错编码处理的数据，n个第一纠错解码单元，其执行校正s（ s
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F12/00 | 在存储器系统或体系结构内的存取、寻址或分配 |
| --------G06F12/16 | .阻止存储物丢失的保护 |