基本信息:
- 专利标题： CHIP STACKING
- 专利标题（中）：芯片堆叠
- 申请号：PCT/CN2012/075705 申请日：2012-05-18
- 公开(公告)号：WO2012155858A1 公开(公告)日：2012-11-22
- 发明人： CHOI, Hoi Wai
- 申请人： VERSITECH LTD. , CHOI, Hoi Wai
- 申请人地址： Room 405a, Cyberport 4,100 Cyberport Road Hong Kong CN
- 专利权人： VERSITECH LTD.,CHOI, Hoi Wai
- 当前专利权人： VERSITECH LTD.,CHOI, Hoi Wai
- 当前专利权人地址： Room 405a, Cyberport 4,100 Cyberport Road Hong Kong CN
- 代理机构： CHINA PATENT AGENT (HK)LTD.
- 优先权： US61/487,890 20110519
- 主分类号： H01L23/02
- IPC分类号： H01L23/02 ; H01L25/065 ; H01L21/44 ; H01L21/00
摘要：
Methods and systems are provided to utilize and manufacture a stacked chip assembly. Microelectronic or optoelectronic chips of any dimensions are directly stacked onto each other. The chips can be of substantially identical sizes. To enable forming the stacked chip assembly, trenches are laser micro-machined onto the bottom surface of a chip to accommodate the bond wedge/ball and wire path of the chip beneath it. Consequently, chips can be tightly integrated without a gap and without having to reserve space for the bond wedges/balls.
摘要（中）：
提供了方法和系统来利用和制造堆叠的芯片组件。 任何尺寸的微电子或光电芯片直接堆叠在一起。 芯片可以具有基本相同的尺寸。 为了形成堆叠的芯片组件，沟槽被激光微加工到芯片的底表面上以适应芯片下方的键合楔/球和线路。 因此，芯片可以紧密地集成而没有间隙，并且不必为楔形/球保留空间。
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/02 | .容器；封接 |