基本信息:
- 专利标题： MULTI-BIT FLASH MEMORY DEVICE HAVING IMPROVED PROGRAM RATE
- 专利标题（中）：具有改进的程序速率的多位闪存存储器件
- 申请号：PCT/US2006/034998 申请日：2006-09-07
- 公开(公告)号：WO2007035278A2 公开(公告)日：2007-03-29
- 发明人： KUO, Tiao-hua , LEONG, Nancy , CHEN, Hounien , CHANDRA, Sachit , YANG, Nian
- 申请人： SPANSION LLC , KUO, Tiao-hua , LEONG, Nancy , CHEN, Hounien , CHANDRA, Sachit , YANG, Nian
- 申请人地址： 915 Deguigne Drive, Mail Stop 250, P.O. Box 3453, Sunnyvale, CA 94088-3453 US
- 专利权人： SPANSION LLC,KUO, Tiao-hua,LEONG, Nancy,CHEN, Hounien,CHANDRA, Sachit,YANG, Nian
- 当前专利权人： SPANSION LLC,KUO, Tiao-hua,LEONG, Nancy,CHEN, Hounien,CHANDRA, Sachit,YANG, Nian
- 当前专利权人地址： 915 Deguigne Drive, Mail Stop 250, P.O. Box 3453, Sunnyvale, CA 94088-3453 US
- 代理机构： JAIPERSHAD, Rajendra
- 优先权： US11/229,519 20050920
- 主分类号： G11C16/10
- IPC分类号： G11C16/10 ; G11C16/04
摘要：
A method is provided for programming a nonvolatile memory array (102) including an array of memory cells (201), where each memory cell (201) includes a substrate (315), a control gate (328), a charge storage element (322) having at least two charge storage areas (432, 433) for storing at least two independent charges, a source region (203) and a drain region (202). The method includes designating at least one memory cell as a high-speed memory cell (802) and pre-conditioning the high-speed memory cells (201) by placing a first of the at least two charge storage areas (432, 433) into a programmed state (804), and subsequently enabling the programming on the second area with much higher rate.
摘要（中）：
提供一种用于编程包括存储单元阵列（201）的非易失性存储器阵列（102）的方法，其中每个存储单元（201）包括衬底（315），控制栅极（328），电荷存储元件（322） ）具有用于存储至少两个独立电荷的至少两个电荷存储区（432,433），源极区（203）和漏极区（202）。 该方法包括将至少一个存储器单元指定为高速存储单元（802），并且通过将至少两个电荷存储区域（432,433）中的第一个放置在其中来预处理高速存储单元（201） 编程状态（804），并且随后以更高的速率启用第二区域上的编程。
IPC结构图谱:
| G | 物理 |
| --G11 | 信息存储 |
| ----G11C | 静态存储器 |
| ------G11C16/00 | 可擦除可编程序只读存储器 |
| --------G11C16/02 | .电可编程序的 |
| ----------G11C16/06 | ..辅助电路，例如，用于写入存储器的 |
| ------------G11C16/10 | ...编程或数据输入电路 |