基本信息:
- 专利标题： NON-VOLATILE MEMORY CONTROL
- 专利标题（中）：非易失性存储器控制
- 申请号：PCT/GB2002/004393 申请日：2002-09-27
- 公开(公告)号：WO2003029951A2 公开(公告)日：2003-04-10
- 发明人： GOROBETS, Sergey, Anatolievich
- 申请人： LEXAR MEDIA, INC. , GOROBETS, Sergey, Anatolievich
- 申请人地址： 47421 Bayside Parkway, Fremont, CA 94538 US
- 专利权人： LEXAR MEDIA, INC.,GOROBETS, Sergey, Anatolievich
- 当前专利权人： LEXAR MEDIA, INC.,GOROBETS, Sergey, Anatolievich
- 当前专利权人地址： 47421 Bayside Parkway, Fremont, CA 94538 US
- 代理机构： BERESFORD, Keith, Denis, Lewis
- 优先权： GB0123416.0 20010928
- 主分类号： G06F3/06
- IPC分类号： G06F3/06
摘要：
According to an embodiment of the present invention, there is provided a method and apparatus for use in a memory system having a non-volatile memory and a controller for limiting the number of non-volatile memory arrays from a plurality of available arrays accessed at one time, wherein the method comprises implementing a pipelining sequence for transferring data to and from the non-volatile memory arrays and limiting the number of active arrays operating at one time, the arrangement being such that the controller waits for the at least one of the arrays to complete before initiating the transfer to and from a further array.
摘要（中）：
根据本发明的实施例，提供了一种用于具有非易失性存储器的存储器系统中的方法和装置，以及用于从一个存储的多个可用阵列限制非易失性存储器阵列的数量的控制器 时间，其中所述方法包括实现用于将数据传送到非易失性存储器阵列和从非易失性存储器阵列传送数据并限制一次操作的有效阵列的数量的流水线序列，该布置使得控制器等待阵列中的至少一个阵列 在开始转移到另一个数组之前完成。
公开/授权文献:
- WO2003029951A3 NON-VOLATILE MEMORY CONTROL 公开/授权日：2003-04-10
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F3/00 | 用于将所要处理的数据转变成为计算机能够处理的形式的输入装置；用于将数据从处理机传送到输出设备的输出装置，例如，接口装置 |
| --------G06F3/06 | .来自记录载体的数字输入，或者到记录载体上去的数字输出 |