基本信息:
- 专利标题： INTERCONNECT INTEGRATION FOR SIDEWALL PORE SEAL AND VIA CLEANLINESS
- 专利标题（中）：侧壁密封和通过清洁度的互连整合
- 申请号：US14750778 申请日：2015-06-25
- 公开(公告)号：US20160379819A1 公开(公告)日：2016-12-29
- 发明人： He REN , Mehul B. NAIK , Deenesh PADHI , Priyanka DASH , Bhaskar KUMAR , Alexandros T. DEMOS
- 申请人： Applied Materials, Inc.
- 主分类号： H01L21/02
- IPC分类号： H01L21/02
摘要：
A method for sealing porous low-k dielectric films is provided. The method comprises exposing a substrate to UV radiation and a first reactive gas, wherein the substrate has an open feature defined therein, the open feature defined by a porous low-k dielectric layer and a conductive material, wherein the porous low-k dielectric layer is a silicon and carbon containing material and selectively forming a pore sealing layer in the open feature on exposed surfaces of the porous low-k dielectric layer using UV assisted photochemical vapor deposition.
摘要（中）：
提供了一种用于密封多孔低k电介质膜的方法。 该方法包括将衬底暴露于UV辐射和第一反应气体，其中衬底具有限定在其中的开放特征，由多孔低k电介质层和导电材料限定的开放特征，其中多孔低k电介质层 是含硅和碳的材料，并使用UV辅助光化学气相沉积在多孔低k电介质层的暴露表面上的开放特征中选择性地形成孔密封层。
公开/授权文献:
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |