基本信息:
- 专利标题： SEMICONDUCTOR DIE SINGULATION METHOD AND APPARATUS
- 申请号：US14808729 申请日：2015-07-24
- 公开(公告)号：US20150332969A1 公开(公告)日：2015-11-19
- 发明人： Gordon M. GRIVNA
- 申请人： SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
- 申请人地址： US AZ Phoenix
- 专利权人： SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
- 当前专利权人： SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC
- 当前专利权人地址： US AZ Phoenix
- 主分类号： H01L21/78
- IPC分类号： H01L21/78 ; B28D5/00 ; H01L21/477 ; H01L21/3065 ; H01L21/67 ; H01L21/683
摘要：
In one embodiment, die are singulated from a wafer having a back layer by placing the wafer onto a first carrier substrate with the back layer adjacent the carrier substrate, forming singulation lines through the wafer to expose the back layer within the singulation lines, and using a mechanical device to apply localized pressure to the wafer to separate the back layer in the singulation lines. The localized pressure can be applied through the first carrier substrate proximate to the back layer, or can be applied through a second carrier substrate attached to a front side of the wafer opposite to the back layer.
摘要（中）：
在一个实施例中，通过将晶片放置在第一载体衬底上，使背面层与载体衬底相邻，将晶片放置在具有背层的晶片上，形成单晶线以暴露分离线内的背层，并使用 将局部压力施加到晶片以分离分离线中的背层的机械装置。 局部压力可以通过靠近背层的第一载体衬底施加，或者可以通过附接到与背层相对的晶片的前侧的第二载体衬底施加。
公开/授权文献:
- US09564365B2 Method of singulating semiconductor wafer having back layer 公开/授权日：2017-02-07
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/67 | .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置 |
| ----------H01L21/71 | ..限定在组H01L21/70中的器件的特殊部件的制造 |
| ------------H01L21/78 | ...把衬底连续地分成多个独立的器件 |