基本信息:
- 专利标题： BUFFER LAYER ON SEMICONDUCTOR DEVICES
- 专利标题（中）：半导体器件上的缓冲层
- 申请号：US14303045 申请日：2014-06-12
- 公开(公告)号：US20140291777A1 公开(公告)日：2014-10-02
- 发明人： Cheng-Hao HOU , Wei-Yang LEE , Xiong-Fei YU , Kuang-Yuan HSU
- 申请人： TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.
- 主分类号： H01L29/51
- IPC分类号： H01L29/51 ; H01L29/49
摘要：
A semiconductor device including a substrate having a source region, a drain region, and a channel region disposed between the source region and the drain region. Additionally, the semiconductor device includes a high-k dielectric layer formed over the channel region, an n-metal formed over the high-k dielectric layer and a barrier layer formed between the high-k dielectric layer and the n-metal, the barrier layer including a layer of annealed silicon.
摘要（中）：
一种半导体器件，包括具有源区域，漏极区域和设置在源极区域和漏极区域之间的沟道区域的衬底。 另外，半导体器件包括在沟道区上形成的高k电介质层，在高k电介质层上形成的n型金属和形成在高k电介质层和n型金属之间的势垒层，势垒层 层包括退火硅层。
公开/授权文献:
- US10374055B2 Buffer layer on semiconductor devices 公开/授权日：2019-08-06
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L29/00 | 专门适用于整流、放大、振荡或切换，并具有至少一个电位跃变势垒或表面势垒的半导体器件；具有至少一个电位跃变势垒或表面势垒，例如PN结耗尽层或载流子集结层的电容器或电阻器；半导体本体或其电极的零部件 |
| --------H01L29/02 | .按其半导体本体的特征区分的 |
| ----------H01L29/41 | ..以其形状、相对尺寸或位置为特征的 |
| ------------H01L29/49 | ...金属绝缘体半导体电极 |
| --------------H01L29/51 | ....与其相关的绝缘材料 |