基本信息:
- 专利标题： HARDWARE DEVICE FOR PROCESSING THE TASKS OF AN ALGORITHM IN PARALLEL
- 专利标题（中）：用于处理并行算法的任务的硬件设备
- 申请号：US13365376 申请日：2012-02-03
- 公开(公告)号：US20120137110A1 公开(公告)日：2012-05-31
- 发明人： Alain BENAYOUN , Jean-Francois LE PENNEC , Patrick MICHEL , Claude PIN
- 申请人： Alain BENAYOUN , Jean-Francois LE PENNEC , Patrick MICHEL , Claude PIN
- 申请人地址： US NY Armonk
- 专利权人： INTERNATIONAL BUSINESS MACHINES CORPORATION
- 当前专利权人： INTERNATIONAL BUSINESS MACHINES CORPORATION
- 当前专利权人地址： US NY Armonk
- 优先权： EP99480050.6 19990701
- 主分类号： G06F9/30
- IPC分类号： G06F9/30 ; G06F9/54 ; G06F9/46
摘要：
A hardware device for concurrently processing a fixed set of predetermined tasks associated with an algorithm which includes a number of processes, some of the processes being dependent on binary decisions, includes a plurality of task units for processing data, making decisions and/or processing data and making decisions, including source task units and destination task units. A task interconnection logic means interconnect the task units for communicating actions from a source task unit to a destination task unit. Each of the task units includes a processor for executing only a particular single task of the fixed set of predetermined tasks associated with the algorithm in response to a received request action, and a status manager for handling the actions from the source task units and building the actions to be sent to the destination task units.
摘要（中）：
一种硬件设备，用于同时处理与包括多个进程的算法相关联的一组固定的预定任务，其中一些进程取决于二进制决策，包括用于处理数据，作出决定和/或处理数据的多个任务单元 并作出决定，包括源任务单位和目标任务单位。 任务互连逻辑意味着将任务单元互连以将来自源任务单元的动作传送到目的地任务单元。 每个任务单元包括处理器，用于响应于接收到的请求动作仅执行与算法相关联的固定的一组预定任务的特定单个任务，以及状态管理器，用于处理源任务单元的动作并构建 要发送到目标任务单元的动作。
公开/授权文献:
IPC结构图谱:
| G | 物理 |
| --G06 | 计算；推算；计数 |
| ----G06F | 电数字数据处理 |
| ------G06F9/00 | 电数字数据处理的控制单元 |
| --------G06F9/06 | .应用存入的程序的，即应用处理设备的内部存储来接收程序并保持程序的 |
| ----------G06F9/30 | ..执行机器指令的装置，例如指令译码 |