发明申请
US20120025373A1 Semiconductor Device and Method of Forming Vertically Offset Bond on Trace Interconnects on Different Height Traces
有权
基本信息:
- 专利标题： Semiconductor Device and Method of Forming Vertically Offset Bond on Trace Interconnects on Different Height Traces
- 专利标题（中）：半导体器件和在不同高度迹线上的迹线互连上形成垂直偏移键的方法
- 申请号：US13268091 申请日：2011-10-07
- 公开(公告)号：US20120025373A1 公开(公告)日：2012-02-02
- 发明人： Reza A. Pagaila , KiYoun Jang , HunTeak Lee
- 申请人： Reza A. Pagaila , KiYoun Jang , HunTeak Lee
- 申请人地址： SG Singapore
- 专利权人： STATS CHIPPAC, LTD.
- 当前专利权人： STATS CHIPPAC, LTD.
- 当前专利权人地址： SG Singapore
- 主分类号： H01L23/498
- IPC分类号： H01L23/498 ; H01L23/48 ; H01L21/28
摘要：
A method of making a semiconductor device includes providing a substrate, and forming a first conductive layer over the substrate. A patterned layer is formed over the first conductive layer. A second conductive layer is formed in the patterned layer. A height of the second conductive layer is greater than a height of the first conductive layer. The patterned layer is removed. A first bump and a second bump are formed over the first and second conductive layers, respectively, wherein the second bump overlaps the first bump, and wherein an uppermost surface of the second bump is vertically offset from an uppermost surface of the first bump. Bond wires are formed on the first and second bumps. The bond wires are arranged in a straight configuration. Lowermost surfaces of the first conductive layer and second conductive layer are substantially coplanar.
摘要（中）：
制造半导体器件的方法包括提供衬底，以及在衬底上形成第一导电层。 在第一导电层上形成图案层。 在图案化层中形成第二导电层。 第二导电层的高度大于第一导电层的高度。 去除图案层。 分别在第一和第二导电层上形成第一凸块和第二凸块，其中第二凸块与第一凸块重叠，并且其中第二凸块的最上表面垂直偏离第一凸块的最上表面。 接合线形成在第一和第二凸块上。 接合线布置成直线构型。 第一导电层和第二导电层的最下表面基本上共面。
公开/授权文献:
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/34 | .冷却装置；加热装置；通风装置或温度补偿装置 |
| ----------H01L23/482 | ..由不可拆卸地施加到半导体本体上的内引线组成的 |
| ------------H01L23/498 | ...引线位于绝缘衬底上的 |