发明申请
US20080026572A1 METHOD FOR FORMING A STRAINED TRANSISTOR BY STRESS MEMORIZATION BASED ON A STRESSED IMPLANTATION MASK
有权
基本信息:
- 专利标题： METHOD FOR FORMING A STRAINED TRANSISTOR BY STRESS MEMORIZATION BASED ON A STRESSED IMPLANTATION MASK
- 专利标题（中）：基于压应力掩蔽的应力记忆形成应变晶体的方法
- 申请号：US11746106 申请日：2007-05-09
- 公开(公告)号：US20080026572A1 公开(公告)日：2008-01-31
- 发明人： Frank Wirbeleit , Roman Boschke , Martin Gerhardt
- 申请人： Frank Wirbeleit , Roman Boschke , Martin Gerhardt
- 优先权： DE102006035646.2 20060731
- 主分类号： H01L21/44
- IPC分类号： H01L21/44
摘要：
By using an implantation mask having a high intrinsic stress, SMT sequences may be provided in which additional lithography steps may be avoided. Consequently, a strain source may be provided without significantly contributing to the overall process complexity.
摘要（中）：
通过使用具有高固有应力的注入掩模，可以提供SMT序列，其中可以避免额外的光刻步骤。 因此，可以提供应变源而不显着地有助于整个工艺的复杂性。
公开/授权文献:
IPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/44 | ....用H01L21/36至H01L21/428各组不包含的方法或设备在半导体材料上制造电极的 |