基本信息:
- 专利标题： Frequency adjustment circuit
- 专利标题（中）：频率调节电路
- 申请号：US11196512 申请日：2005-08-04
- 公开(公告)号：US20060033583A1 公开(公告)日：2006-02-16
- 发明人： Tetsuya Tokunaga , Hiroyuki Arai , Takeshi Kimura , Ryouichi Ando , Mamoru Yamaguchi
- 申请人： Tetsuya Tokunaga , Hiroyuki Arai , Takeshi Kimura , Ryouichi Ando , Mamoru Yamaguchi
- 申请人地址： JP Osaka
- 专利权人： SANYO ELECTRIC CO., LTD.
- 当前专利权人： SANYO ELECTRIC CO., LTD.
- 当前专利权人地址： JP Osaka
- 优先权： JP2004-228006 20040408
- 主分类号： H03L7/00
- IPC分类号： H03L7/00
摘要：
A frequency adjustment circuit that maintains a target frequency even when frequency adjustment data of zapping circuit is changed by an external noise is offered. The frequency adjustment circuit includes a reset signal generation circuit, a frequency adjustment data latch circuit that latches and retains the frequency adjustment data ZP1 and ZP2 generated by a first zapping circuit and a second zapping circuit based on a latch clock ZCLK and a latch clock generation circuit that generates the latch clock ZCLK. The reset signal generation circuit generates a periodic reset signal ZRES that is synchronized with a rise of an enable signal EN generated from an interface circuit. The latch clock generation circuit generates the latch clock ZCLK that is synchronized with a fall of the enable signal EN.
摘要（中）：
提供即使在由于外部噪声而使切换电路的频率调整数据变化的情况下也能够维持目标频率的频率调整电路。 频率调整电路包括复位信号生成电路，频率调整数据锁存电路，其锁存并保持由第一切换电路产生的频率调整数据ZP 1和ZP 2，以及基于锁存时钟ZCLK和锁存器的第二切换电路 时钟生成电路，生成锁存时钟ZCLK。 复位信号产生电路产生与从接口电路产生的使能信号EN的上升同步的周期性复位信号ZRES。 锁存时钟产生电路产生与使能信号EN的下降同步的锁存时钟ZCLK。
公开/授权文献:
- US07199676B2 Frequency adjustment circuit 公开/授权日：2007-04-03
IPC结构图谱:
| H | 电学 |
| --H03 | 基本电子电路 |
| ----H03L | 电子振荡器或脉冲发生器的自动控制、起振、同步或稳定 |
| ------H03L7/00 | 频率或相位的自动控制；同步 |