-
专利标题：
用於低寄生阻抗封裝的頂部焊料加強的半導體裝置及方法
-
- 专利标题（英）：A solder-top enhanced semiconductor device and method for low parasitic impedance packaging
- 专利标题（中）：用于低寄生阻抗封装的顶部焊料加强的半导体设备及方法
-
申请号：TW097137618
申请日：2008-09-30
-
公开(公告)号：TWI426589B
公开(公告)日：2014-02-11
-
发明人：
弗蘭茨娃 赫爾伯特
, FRANCOIS HEBERT
, 安荷 叭剌
, ANUP BHALLA
, 劉凱
, KAI LIU
, 孫明
, MING SUN
-
申请人：
萬國半導體股份有限公司
,
ALPHA & OMEGA SEMICONDUCTOR LIMITED
-
专利权人：
萬國半導體股份有限公司,ALPHA & OMEGA SEMICONDUCTOR LIMITED
-
当前专利权人：
萬國半導體股份有限公司,ALPHA & OMEGA SEMICONDUCTOR LIMITED
-
代理人：
蔡清福
-
优先权：
11/932,845 20071031
-
主分类号：
H01L23/495
-
IPC分类号：
H01L23/495
; H01L23/48
; H01L21/60
