基本信息:
- 专利标题： 具改進之龜裂防護的半導體晶圓 SEMICONDUCTOR WAFER WITH IMPROVED CRACK PROTECTION
- 专利标题（英）：Semiconductor wafer with improved crack protection
- 专利标题（中）：具改进之龟裂防护的半导体晶圆 SEMICONDUCTOR WAFER WITH IMPROVED CRACK PROTECTION
- 申请号：TW096148634 申请日：2007-12-19
- 公开(公告)号：TWI361453B 公开(公告)日：2012-04-01
- 发明人： 葉興強 , 盧 威耀 , 陳 蘭珠
- 申请人： 飛思卡爾半導體公司
- 申请人地址： FREESCALE SEMICONDUCTOR, INC. 美國 US
- 专利权人： 飛思卡爾半導體公司
- 当前专利权人： 飛思卡爾半導體公司
- 当前专利权人地址： FREESCALE SEMICONDUCTOR, INC. 美國 US
- 代理人： 惲軼群; 陳文郎
- 优先权： 美國 11/668,453 20070129
- 主分类号： H01L
- IPC分类号： H01L
摘要：
一種用於製造供切片用之半導體晶圓的方法，其係包含：提供一半導體晶圓，其係包含一基板以及多個在該基板上形成數個晶粒區之一構成的上層。該構成係經配置成相鄰的晶粒區都被一條用於一切片工具的路徑隔開。在各條路徑內製成一對相互隔開的直線。
各條直線係各自界定一條路徑的切片邊緣而且有至少一條在該晶圓之正面與該基板之間延伸的溝槽。各條溝槽係填滿一應力吸收材料用來減少晶粒工具在切片期間在該等晶粒區上誘發的應力。
摘要（中）：
各條直線係各自界定一條路徑的切片邊緣而且有至少一條在該晶圓之正面與該基板之間延伸的溝槽。各條溝槽係填滿一應力吸收材料用來減少晶粒工具在切片期間在該等晶粒區上誘發的應力。
一种用于制造供切片用之半导体晶圆的方法，其系包含：提供一半导体晶圆，其系包含一基板以及多个在该基板上形成数个晶粒区之一构成的上层。该构成系经配置成相邻的晶粒区都被一条用于一切片工具的路径隔开。在各条路径内制成一对相互隔开的直线。
各条直线系各自界定一条路径的切片边缘而且有至少一条在该晶圆之正面与该基板之间延伸的沟槽。各条沟槽系填满一应力吸收材料用来减少晶粒工具在切片期间在该等晶粒区上诱发的应力。
摘要（英）：
A method of manufacturing a semiconductor wafer for dicing includes providing a semiconductor wafer including a substrate and a plurality of upper layers on the substrate that form a formation of die areas. The formation is arranged so that adjacent die areas are separated by a path for a dicing tool. Within each path, a pair of spaced apart lines is fabricated. Each line defines a dicing edge of a respective path and has at least one trench extending between a top surface of the wafer and the substrate. Each trench is filled with a stress absorbing material for reducing die tool induced stress on the die areas during dicing.