基本信息:
- 专利标题： 應變通道電晶體與其形成方法 OFFSET SPACER FORMATION FOR STRAINED CHANNEL CMOS TRANSISTOR
- 专利标题（英）：Offset spacer formation for strained channel CMOS transistor
- 专利标题（中）：应变信道晶体管与其形成方法 OFFSET SPACER FORMATION FOR STRAINED CHANNEL CMOS TRANSISTOR
- 申请号：TW094114746 申请日：2005-05-06
- 公开(公告)号：TWI257145B 公开(公告)日：2006-06-21
- 发明人： 柯誌欣 KO, CHIHHSIH , 李文欽 LEE, WEN CHIN , 葛崇祜 KE, CHUNG HU
- 申请人： 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 申请人地址： 新竹市新竹科學工業園區力行六路8號
- 专利权人： 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 当前专利权人： 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 当前专利权人地址： 新竹市新竹科學工業園區力行六路8號
- 代理人： 蔡坤財
- 优先权： 美國 10/840,911 20040506
- 主分类号： H01L
- IPC分类号： H01L
摘要：
一種應變通道(Strained Channel)電晶體與其形成方法，此應變通道電晶體包括有半導體基材、位於通道區域上的閘極介電層、位於閘極介電層上的閘極電極、源極汲極延伸(SDE)區、及源極汲極(S/D)區，其中應力介電(Stressed Dielectric)部分係選自包括有設置在相鄰於閘極電極之一對應力偏移間隙壁(Stressed Offset Spacer)，設置在包括有源極汲極區上的應力介電層係設置來於通道區域上施加應變。
摘要（中）：
一种应变信道(Strained Channel)晶体管与其形成方法，此应变信道晶体管包括有半导体基材、位于信道区域上的闸极介电层、位于闸极介电层上的闸极电极、源极汲极延伸(SDE)区、及源极汲极(S/D)区，其中应力介电(Stressed Dielectric)部分系选自包括有设置在相邻于闸极电极之一对应力偏移间隙壁(Stressed Offset Spacer)，设置在包括有源极汲极区上的应力介电层系设置来于信道区域上施加应变。
摘要（英）：
A strained channel transistor and method for forming the same, the strained channel transistor including a semiconductor substrate; a gate dielectric overlying a channel region; a gate electrode overlying the gate dielectric; source drain extension (SDE) regions and source and drain (S/D) regions; wherein a stressed dielectric portion selected from the group consisting of a pair of stressed offset spacers disposed adjacent the gate electrode and a stressed dielectric layer disposed over the gate electrode including the S/D regions is disposed to exert a strain on a channel region.