专利号TW108108055 | 半導體結構及半導體結構形成方法

专利标题：半導體結構及半導體結構形成方法
专利标题（英）：SEMICONDUCTOR STRUCTURE AND METHOD OF FORMING SEMICONDUCTOR STRUCTURE
专利标题（中）：半导体结构及半导体结构形成方法
申请号：TW108108055 申请日：2019-03-11
公开(公告)号：TW201947643A 公开(公告)日：2019-12-16
发明人：余振華 , YU, CHEN-HUA , 蘇安治 , SU, AN-JHIH , 吳集錫 , WU, CHI-HSI , 葉德強 , YEH, DER-CHYANG , 吳倉聚 , WU, TSANG-JIUH , 邱文智 , CHIOU, WEN-CHIH , 葉名世 , YEH, MING-SHIH
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
申请人地址：新竹市
专利权人：台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
当前专利权人：台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
当前专利权人地址：新竹市
代理人：卓俊傑
优先权： 62/667,305 20180504;16/213,623 20181207
主分类号： H01L21/30
IPC分类号： H01L21/30 ; H01L21/60

摘要：

實施例提供一種用於將垂直取向的組件的頂部電極耦合到基底的高高寬比通孔，其中組件的頂部電極藉由導電橋接件耦合到通孔，且其中組件的底部電極耦合到基底。一些實施例藉由組件晶圓來安裝組件且在將組件安裝到基底的同時將組件分離。一些實施例將各別的組件安裝到基底。

摘要（中）：

实施例提供一种用于将垂直取向的组件的顶部电极耦合到基底的高高宽比通孔，其中组件的顶部电极借由导电桥接件耦合到通孔，且其中组件的底部电极耦合到基底。一些实施例借由组件晶圆来安装组件且在将组件安装到基底的同时将组件分离。一些实施例将各别的组件安装到基底。

Espacenet

H	电学
--H01	基本电气元件
----H01L	半导体器件；其他类目未包含的电固体器件
------H01L21/00	专门适用于制造或处理半导体或固体器件或其部件的方法或设备
--------H01L21/02	.半导体器件或其部件的制造或处理
----------H01L21/027	..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜
------------H01L21/18	...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
--------------H01L21/30	....用H01L21/20至H01L21/26各组不包含的方法或设备处理半导体材料的

IPRDB