基本信息:
- 专利标题： 電氣配線構件的製造方法及電氣配線構件
- 专利标题（英）：Manufacturing method of electrical wiring member and electrical wiring member
- 专利标题（中）：电气配线构件的制造方法及电气配线构件
- 申请号：TW104136114 申请日：2015-11-03
- 公开(公告)号：TW201633332A 公开(公告)日：2016-09-16
- 发明人： 灘秀明 , NADA, HIDEAKI , 上藤弘明 , UEFUJI, HIROAKI , 滋野博譽 , SHIGENO, HIROTAKA , 坂田喜博 , SAKATA, YOSHIHIRO , 松井祐樹 , MATSUI, YUKI , 高山久彌 , TAKAYAMA, HISAYA
- 申请人： 日本寫真印刷股份有限公司 , NISSHA PRINTING CO., LTD.
- 专利权人： 日本寫真印刷股份有限公司,NISSHA PRINTING CO., LTD.
- 当前专利权人： 日本寫真印刷股份有限公司,NISSHA PRINTING CO., LTD.
- 代理人： 丁國隆
- 优先权： 2014-225611 20141105;2015-067616 20150327
- 主分类号： H01B13/00
- IPC分类号： H01B13/00 ; C01G3/00 ; G06F3/041 ; G06F3/044 ; H01B5/14
摘要：
藉由維持蝕刻控制性並探査蝕刻速度是接近銅配線者作為黑化層的材料，俾提供具有銅配線和黑化層的積層構造之電氣配線構件的製造方法及電氣配線構件。 本發明的電氣配線構件的製造方法具有：在基材的至少一方的主面上形成Cu層3與CuNO系黑化層(2a、2b)的積層膜6之步驟；於積層膜6上的既定區域形成阻劑層4a之步驟；及透過使積層膜6接觸蝕刻液以除去積層膜6的一部份區域之步驟。
摘要（中）：
借由维持蚀刻控制性并探查蚀刻速度是接近铜配线者作为黑化层的材料，俾提供具有铜配线和黑化层的积层构造之电气配线构件的制造方法及电气配线构件。 本发明的电气配线构件的制造方法具有：在基材的至少一方的主面上形成Cu层3与CuNO系黑化层(2a、2b)的积层膜6之步骤；于积层膜6上的既定区域形成阻剂层4a之步骤；及透过使积层膜6接触蚀刻液以除去积层膜6的一部份区域之步骤。
摘要（英）：
To provide a manufacturing method of an electrical wiring member having a laminate structure of a copper wiring and melanism layer by searching one having etching speed close to a copper wiring as a material of the melanism layer while maintaining etching controllability, and the electrical wiring member. A manufacturing method of an electrical wiring member having a process of forming a laminate membrane 6 between a Cu layer 3 and a CuNO-based melanism layer (2a, 2b) on at least one main surface of a substrate, a process for forming a resist layer 4a in a predetermined region on the laminate membrane 6 and a process for contacting the laminate membrane 6 with an etchant to remove a part of areas of the laminate membrane 6.
公开/授权文献:
- TWI673728B 電氣配線構件及其製造方法、與電氣裝置及其製造方法 公开/授权日：2019-10-01
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01B | 电缆；导体；绝缘体；导电、绝缘或介电材料的选择 |
| ------H01B13/00 | 制造导体或电缆制造的专用设备或方法 |