基本信息:
- 专利标题： 具有提高之崩潰電壓的ＩＩＩ－Ｖ電晶體
- 专利标题（英）：III-N transistors with enhanced breakdown voltage
- 专利标题（中）：具有提高之崩溃电压的ＩＩＩ－Ｖ晶体管
- 申请号：TW104104764 申请日：2015-02-12
- 公开(公告)号：TW201543668A 公开(公告)日：2015-11-16
- 发明人： 陳 漢威 , THEN, HAN WUI , 朱功 班傑明 , CHU-KUNG, BENJAMIN , 達斯古塔 山薩塔克 , DASGUPTA, SANSAPTAK , 趙 羅伯特 , CHAU, ROBERT , 宋承宏 , SUNG, SEUNG HOON , 皮拉瑞斯提 拉維 , PILLARISETTY, RAVI , 拉多撒福傑維克 馬可 , RADOSAVLJEVIC, MARKO
- 申请人： 英特爾股份有限公司 , INTEL CORPORATION
- 专利权人： 英特爾股份有限公司,INTEL CORPORATION
- 当前专利权人： 英特爾股份有限公司,INTEL CORPORATION
- 代理人： 林志剛
- 优先权： PCT/US14/31903 20140326
- 主分类号： H01L29/06
- IPC分类号： H01L29/06 ; H01L29/41 ; H01L29/66
摘要：
本發明有關於具有提高之崩潰電壓之III-N電晶體的技術、結合此等電晶體的系統、及用以形成所討論之這些電晶體的方法。此等電晶體包括位於基板之上具有開口的硬遮罩；源極、汲極、及位於源極與汲極之間的通道，且源極或汲極的一部分係配置在硬遮罩的開口之上。
摘要（中）：
本发明有关于具有提高之崩溃电压之III-N晶体管的技术、结合此等晶体管的系统、及用以形成所讨论之这些晶体管的方法。此等晶体管包括位于基板之上具有开口的硬遮罩；源极、汲极、及位于源极与汲极之间的信道，且源极或汲极的一部分系配置在硬遮罩的开口之上。
摘要（英）：
Techniques related to III-N transistors having enhanced breakdown voltage, systems incorporating such transistors, and methods for forming them are discussed. Such transistors include a hardmask having an opening over a substrate, a source, a drain, and a channel between the source and drain, and a portion of the source or the drain disposed over the opening of the hardmask.
公开/授权文献:
- TWI556426B 具有提高之崩潰電壓的ＩＩＩ－Ｖ電晶體 公开/授权日：2016-11-01