基本信息:
- 专利标题： 形成用於積體電路的圖案的方法及圖案化基底的方法
- 专利标题（英）：Method of forming pattern for integrated ircuit and method of patterning substrate
- 专利标题（中）：形成用于集成电路的图案的方法及图案化基底的方法
- 申请号：TW103146472 申请日：2014-12-31
- 公开(公告)号：TW201535493A 公开(公告)日：2015-09-16
- 发明人： 盧彥丞 , LU, YEN CHENG , 張書豪 , CHANG, SHU HAO , 游信勝 , YU, SHINN SHENG , 吳瑞慶 , WU, JUI CHING , 陳政宏 , CHEN, JENG HORNG , 嚴 濤南 , YEN, ANTHONY
- 申请人： 台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 申请人地址： 新竹市
- 专利权人： 台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 当前专利权人： 台灣積體電路製造股份有限公司,TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
- 当前专利权人地址： 新竹市
- 代理人： 洪澄文; 顏錦順
- 优先权： 14/212,708 20140314
- 主分类号： H01L21/302
- IPC分类号： H01L21/302 ; G03F7/00
Provided is a method of forming a pattern for an integrated circuit. The method includes forming a first layer over a substrate, wherein the first layer's etch rate is sensitive to a radiation, such as an extreme ultraviolet (EUV) radiation or an electron beam (e-beam). The method further includes forming a resist layer over the first layer and exposing the resist layer to the radiation for patterning. During the exposure, various portions of the first layer change their etch rate in response to an energy dose of the radiation received therein. The method further includes developing the resist layer, etching the first laver, and etching the substrate to form a pattern. The radiation-sensitivity of the first layer serves to reduce critical dimension variance of the pattern.
公开/授权文献:
- TWI562217B 形成用於積體電路的圖案的方法及圖案化基底的方法 公开/授权日：2016-12-11
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/26 | ....用波或粒子辐射轰击的 |
| ----------------H01L21/302 | .....改变半导体材料的表面物理特性或形状的，例如腐蚀、抛光、切割 |