基本信息:
- 专利标题： 降低導電孔之電容的方法及可被反向偏壓以達成降低之電容的內插物
- 专利标题（英）：A method of lowering capacitances of conductive apertures and an interposer capable of being reverse biased to achieve reduced capacitance
- 专利标题（中）：降低导电孔之电容的方法及可被反向偏压以达成降低之电容的内插物
- 申请号：TW101148111 申请日：2012-12-18
- 公开(公告)号：TW201426957A 公开(公告)日：2014-07-01
- 发明人： 凡卡翠曼 雷納斯 , VENKATRAMAN, RAMNATH , 歐森巴契 約翰W , OSENBACH, JOHN W. , 雅理 安華 , ALI, ANWAR , 霍克 唐諾E , HAWK, DONALD E. , 梅奇 羅伯特J , MADGE, ROBERT J.
- 申请人： LSI公司 , LSI CORPORATION
- 专利权人： LSI公司,LSI CORPORATION
- 当前专利权人： LSI公司,LSI CORPORATION
- 代理人： 陳長文
- 主分类号： H01L25/04
- IPC分类号： H01L25/04 ; H01L23/52
摘要：
本發明提供：一種內插物，其具有導電路徑、一個三維積體電路(3D IC)；一種降低與一內插物中之導電路徑相關聯之電容的方法；及一種製作一種內插物的方法。在一實施例中，該內插物包含：(1)一半導體基板，其摻雜有一摻雜物；(2)導電路徑，其等定位於該半導體基板內，並且經組態以提供通過其之電通路；及(3)一歐姆接點區域，其定位於該半導體基板內，並且經組態以接收一逆偏壓電壓。
摘要（中）：
本发明提供：一种内插物，其具有导电路径、一个三维集成电路(3D IC)；一种降低与一内插物中之导电路径相关联之电容的方法；及一种制作一种内插物的方法。在一实施例中，该内插物包含：(1)一半导体基板，其掺杂有一掺杂物；(2)导电路径，其等定位于该半导体基板内，并且经组态以提供通过其之电通路；及(3)一欧姆接点区域，其定位于该半导体基板内，并且经组态以接收一逆偏压电压。
摘要（英）：
The disclosure provides an interposer with conductive paths, a three-dimensional integrated circuit (3D IC), a method of reducing capacitance associated with conductive paths in an interposer and a method of manufacturing an interposer. In one embodiment the interposer includes: (1) a semiconductor substrate that is doped with a dopant, (2) conductive paths located within said semiconductor substrate and configured to provide electrical routes therethrough and (3) an ohmic contact region located within said semiconductor substrate and configured to receive a back bias voltage.
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L25/00 | 由多个单个半导体或其他固态器件组成的组装件 |
| --------H01L25/03 | .所有包含在H01L27/00至H01L51/00各组中同一小组内的相同类型的器件，例如整流二极管的组装件 |
| ----------H01L25/04 | ..不具有单独容器的器件 |