基本信息:
- 专利标题： 用於多位階單元非揮發性記憶體之加速軟讀取
- 专利标题（英）：Accelerated soft read for multi-level cell nonvolatile memories
- 专利标题（中）：用于多位阶单元非挥发性内存之加速软读取
- 申请号：TW102121235 申请日：2013-06-14
- 公开(公告)号：TW201415472A 公开(公告)日：2014-04-16
- 发明人： 陳震剛 , CHEN, ZHENGANG , 鍾浩 , ZHONG, HAO
- 申请人： LSI公司 , LSI CORPORATION
- 专利权人： LSI公司,LSI CORPORATION
- 当前专利权人： LSI公司,LSI CORPORATION
- 代理人： 陳長文
- 优先权： 13/651,975 20121015
- 主分类号： G11C16/26
- IPC分类号： G11C16/26 ; G11C16/10
摘要：
本發明提供一種記憶體裝置，其包括包含若干多位階記憶體單元之一記憶體陣列及耦合至該記憶體陣列之控制電路。該控制電路經組態以對該記憶體陣列之至少一部分執行加速軟讀取操作。針對該記憶體陣列之一非上部頁之該等加速軟讀取操作中之一既定者包含針對該記憶體陣列之一對應上部頁之至少一個硬讀取操作。舉例而言，該既定加速軟讀取操作可包含多個硬讀取操作之一序列，該多個硬讀取操作包括針對該非上部頁之一硬讀取操作及針對該對應上部頁之一或多個硬讀取操作。
摘要（中）：
本发明提供一种内存设备，其包括包含若干多位阶内存单元之一内存数组及耦合至该内存数组之控制电路。该控制电路经组态以对该内存数组之至少一部分运行加速软读取操作。针对该内存数组之一非上部页之该等加速软读取操作中之一既定者包含针对该内存数组之一对应上部页之至少一个硬读取操作。举例而言，该既定加速软读取操作可包含多个硬读取操作之一串行，该多个硬读取操作包括针对该非上部页之一硬读取操作及针对该对应上部页之一或多个硬读取操作。
摘要（英）：
A memory device includes a memory array comprising multi-level memory cells, and control circuitry coupled to the memory array. The control circuitry is configured to perform accelerated soft read operations on at least a portion of the memory array. A given one of the accelerated soft read operations directed to a non-upper page of the memory array comprises at least one hard read operation directed to a corresponding upper page of the memory array. For example, the given accelerated soft read operation may comprise a sequence of multiple hard read operations including a hard read operation directed to the non-upper page and one or more hard read operations directed to the corresponding upper page.
公开/授权文献:
- TWI610306B 用於多位階單元非揮發性記憶體之加速軟讀取 公开/授权日：2018-01-01
信息查询:
EspacenetIPC结构图谱:
| G | 物理 |
| --G11 | 信息存储 |
| ----G11C | 静态存储器 |
| ------G11C16/00 | 可擦除可编程序只读存储器 |
| --------G11C16/02 | .电可编程序的 |
| ----------G11C16/06 | ..辅助电路，例如，用于写入存储器的 |
| ------------G11C16/26 | ...读出或读电路；数据输出电路 |