基本信息:
- 专利标题： 반도체 장치 및 반도체 장치의 제조 방법
- 专利标题（英）：Semiconductor device and method of manufacturing the semiconductor device
- 专利标题（中）：半导体器件及制造半导体器件的方法
- 申请号：KR1020140101489 申请日：2014-08-07
- 公开(公告)号：KR1020150026822A 公开(公告)日：2015-03-11
- 发明人： 아사무라노리히로 , 이시노타카히로
- 申请人： 르네사스 일렉트로닉스 가부시키가이샤
- 申请人地址： *-**, Toyosu *-chome, Koutou-ku, Tokyo, Japan
- 专利权人： 르네사스 일렉트로닉스 가부시키가이샤
- 当前专利权人： 르네사스 일렉트로닉스 가부시키가이샤
- 当前专利权人地址： *-**, Toyosu *-chome, Koutou-ku, Tokyo, Japan
- 代理人： 특허법인원전
- 优先权： JPJP-P-2013-176723 2013-08-28
- 主分类号： H01L23/49
- IPC分类号： H01L23/49
[해결 수단] 제1 본딩 와이어(WIR31), 제2 본딩 와이어(WIR32), 제3 본딩 와이어(WIR33), 및 제4 본딩 와이어(WIR34)는, 제1변(SID1)을 따라서 이 순서로 늘어서 있다. 칩 탑재부(DP)에 수직한 방향에서 본 경우에 있어서, 제1 본딩 와이어(WIR31)와 제2 본딩 와이어(WIR32)의 간격의 최대치는, 제2 본딩 와이어(WIR32)와 제3 본딩 와이어(WIR33)의 간격의 최대치보다 크다. 또한, 제2 본딩 와이어(WIR32)와 제3 본딩 와이어(WIR33)의 간격의 최대치는, 제3 본딩 와이어(WIR33)와 제4 본딩 와이어(WIR34)의 간격의 최대치보다 크다.
[PROBLEMS] When connecting the two semiconductor chips adjacent to the bonding wire, and inhibit the bonding wires which are adjacent to be short.
[MEANS FOR SOLVING PROBLEMS] The first bonding wire (WIR31), second bonding wires (WIR32), a third bonding wire (WIR33), and a fourth bonding wire (WIR34) is, along a first side (SID1) lined up in this order is. In the view from a direction perpendicular to the chip mounting portion (DP), the first bonding maximum value of the gap of the wire (WIR31) and a second bonding wire (WIR32), the second bonding wires (WIR32) and the third bonding wire (WIR33 ) of greater than the maximum value of the interval. In addition, the second maximum value of the gap of the bonding wire (WIR32) and the third bonding wire (WIR33) is greater than the maximum value of the interval of the third bonding wire (WIR33) and the fourth bonding wire (WIR34).
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/34 | .冷却装置；加热装置；通风装置或温度补偿装置 |
| ----------H01L23/482 | ..由不可拆卸地施加到半导体本体上的内引线组成的 |
| ------------H01L23/49 | ...类似线状的 |