基本信息:
- 专利标题: 반도체 장치 및 그 제조 방법 및 반도체 제조용 마스크, 광 근접 처리 방법
- 专利标题(英):Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method
- 专利标题(中):半导体器件及其制造方法,半导体制造掩模和光学临近处理方法
- 申请号:KR1020127016455 申请日:2006-04-25
- 公开(公告)号:KR1020120074337A 公开(公告)日:2012-07-05
- 发明人: 타오카히로노부 , 오노유사쿠
- 申请人: 르네사스 일렉트로닉스 가부시키가이샤
- 申请人地址: *-**, Toyosu *-chome, Koutou-ku, Tokyo, Japan
- 专利权人: 르네사스 일렉트로닉스 가부시키가이샤
- 当前专利权人: 르네사스 일렉트로닉스 가부시키가이샤
- 当前专利权人地址: *-**, Toyosu *-chome, Koutou-ku, Tokyo, Japan
- 代理人: 이화익
- 优先权: JPJP-P-2005-127798 2005-04-26
- 国际申请: PCT/JP2006/308620 2006-04-25
- 国际公布: WO2006118098 2006-11-09
- 主分类号: H01L21/027
- IPC分类号: H01L21/027 ; G03F1/36
摘要:
본 발명은, 로직 회로를 포함하는 반도체 장치에 관하며, 처리 시간을 단축하여 제조 비용을 저감하는 것을 목적으로 한다. 그리고, 상기 목적을 달성하기 위해, 로직 회로의 형성 영역(114)은, 소정의 정밀도로 광 근접 보정 처리된 제1영역(114b, 170)과, 소정의 정밀도보다 낮은 정밀도로 광 근접 보정 처리된 제2영역(114a, 180)을 구비한다. 특히 제1영역(114b, 170)은, 트랜지스터로서 동작하는 게이트 배선(172)을 갖고, 제2영역(114a, 180)은, 트랜지스터로서 동작하지 않는 더미 레이아웃(182)을 가진다.
摘要(英):
The present invention, the tube to a semiconductor device including a logic circuit, and to reduce the manufacturing cost by shortening the process time for the purpose. Then, the order to achieve the above object, the forming area 114 of the logic circuit, a predetermined accuracy to the optical proximity correction process the first area of the (114b, 170) and optical proximity correction process to a lower accuracy than a prescribed accuracy the second comprises a region (114a, 180). In particular, the first area (114b, 170) is having the gate line 172 to operate as a transistor, a second region (114a, 180), the layout has a pile 182 does not operate as a transistor.
公开/授权文献:
- KR101275682B1 반도체 장치 및 그 제조 방법 및 반도체 제조용 마스크, 광 근접 처리 방법 公开/授权日:2013-06-17
信息查询:
EspacenetIPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
--------H01L21/02 | .半导体器件或其部件的制造或处理 |
----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |