基本信息:
- 专利标题： 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩
- 专利标题（英）：Integrated circuit chip using top post-passivation technology and bottom structure technology
- 专利标题（中）：使用顶尖后置技术和底部结构技术的集成电路芯片
- 申请号：KR1020117025488 申请日：2010-03-11
- 公开(公告)号：KR1020110130521A 公开(公告)日：2011-12-05
- 发明人： 린,모우-쉬웅 , 리,진-유안 , 로,신-중 , 양,핑-중 , 리우,테-셍
- 申请人： 메기가 코포레이션
- 申请人地址： *F -*, No. **, Puding Road, East Dist., Hsinchu, *****, Taiwan
- 专利权人： 메기가 코포레이션
- 当前专利权人： 메기가 코포레이션
- 当前专利权人地址： *F -*, No. **, Puding Road, East Dist., Hsinchu, *****, Taiwan
- 代理人： 특허법인 남앤드남
- 优先权： US61/164,473 2009-03-30
- 国际申请： PCT/US2010/027056 2010-03-11
- 国际公布： WO2010114687 2010-10-07
- 主分类号： H01L23/48
- IPC分类号： H01L23/48 ; G06F19/00 ; H01L23/64
摘要：
상부 포스트-패시베이션 기술 및 바닥부 구조 기술을 이용하여 집적회로 칩의 상부에 오버-패시베이션 스킴을 그리고 집적회로 칩의 바닥부에 바닥부 스킴을 포함하는 집적회로 칩들 및 칩 패키지들이 개시된다. 집적회로 칩들은 오버-패시베이션 스킴 또는 바닥부 스킴을 통해, 외부 회로 또는 구조물, 이를 테면 볼-그리드-어레이(BGA) 기판, 인쇄 회로 보드, 반도체 칩, 금속 기판, 유리 기판 또는 세라믹 기판에 연결된다. 관련된 제조 기술이 개시된다.
摘要（中）：
公开了集成电路芯片和芯片封装，其包括在集成电路芯片的顶部处的过钝化方案，以及使用顶部后钝化技术和底部结构技术的集成电路芯片的底部的底部方案。 集成电路芯片可以通过过钝化方案或者通过钝化方案连接到外部电路或结构，例如球栅阵列（BGA）衬底，印刷电路板，半导体芯片，金属衬底，玻璃衬底或陶瓷衬底 底部方案。 描述了相关的制造技术。
摘要（英）：
An upper post-passivation technique and the bottom structure using a technique over the top of the integrated circuit chip integrated circuit chips and the chip package comprising a bottom part and a passivation scheme scheme in the bottom of the integrated circuit chip are disclosed. Integrated circuit chips are over-is connected to the array (BGA) substrates, printed circuit boards, semiconductor chips, a metal substrate, a glass substrate or a ceramic substrate, a passivation scheme or through the bottom scheme, the external circuit or structure, For instance ball-grid . This manufacturing technique involved is disclosed.
公开/授权文献:
- KR101307490B1 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩 公开/授权日：2013-12-11
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L23/00 | 半导体或其他固态器件的零部件 |
| --------H01L23/48 | .用于向或自处于工作中的固态物体通电的装置，例如引线、接线端装置 |