基本信息:
- 专利标题： 반도체 소자의 제조방법
- 专利标题（英）：Method of fabricating semiconductor
- 专利标题（中）：制造半导体的方法
- 申请号：KR1020070136091 申请日：2007-12-24
- 公开(公告)号：KR1020090068465A 公开(公告)日：2009-06-29
- 发明人： 김대영
- 申请人： 주식회사 디비하이텍
- 申请人地址： 서울특별시 강남구 테헤란로 *** (대치동)
- 专利权人： 주식회사 디비하이텍
- 当前专利权人： 주식회사 디비하이텍
- 当前专利权人地址： 서울특별시 강남구 테헤란로 *** (대치동)
- 代理人： 서교준
- 主分类号： H01L21/336
- IPC分类号： H01L21/336 ; H01L29/78
摘要：
A method for manufacturing a semiconductor device is provided to obtain a gate electrode having relatively low resistance by forming silicides uniformly. An insulating film(210a) is formed on a semiconductor substrate(100). A sacrifice pattern(220) is formed on the insulating film and a trench for exposing a portion of the insulating film is formed at the sacrifice pattern. A first gate forming material layer is formed at inside of the trench. A second gate forming material layer is formed at inside of the first gate forming material layer. A gate electrode is formed by allowing reaction between the first gate forming material layer and the second gate forming material layer.
摘要（中）：
提供一种制造半导体器件的方法，以通过均匀地形成硅化物来获得具有相对低电阻的栅电极。 绝缘膜（210a）形成在半导体衬底（100）上。 在绝缘膜上形成牺牲图案（220），并且以牺牲图案形成用于暴露绝缘膜的一部分的沟槽。 第一栅极形成材料层形成在沟槽的内部。 在第一栅极形成材料层的内部形成第二栅极形成材料层。 通过允许第一栅极形成材料层和第二栅极形成材料层之间的反应形成栅电极。
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
| --------H01L21/02 | .半导体器件或其部件的制造或处理 |
| ----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
| ------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料 |
| --------------H01L21/26 | ....用波或粒子辐射轰击的 |
| ----------------H01L21/335 | .....场效应晶体管 |
| ------------------H01L21/336 | ......带有绝缘栅的 |