基本信息:
- 专利标题: 이층 구조로 된 핀 전계 효과 트랜지스터 및 씨모스인버터의 형성 방법 및 그 구조
- 专利标题(英):Stack structured finfet transistor and cmos inverter structures and method for manufacturing
- 专利标题(中):堆叠结构FINFET晶体管和CMOS反相器结构及其制造方法
- 申请号:KR1020040082223 申请日:2004-10-14
- 公开(公告)号:KR1020060033232A 公开(公告)日:2006-04-19
- 发明人: 한진우 , 최양규
- 申请人: 한국과학기술원
- 申请人地址: 대전광역시 유성구 대학로 ***(구성동)
- 专利权人: 한국과학기술원
- 当前专利权人: 한국과학기술원
- 当前专利权人地址: 대전광역시 유성구 대학로 ***(구성동)
- 代理人: 박경완; 김성호
- 主分类号: H01L21/336
- IPC分类号: H01L21/336
본 발명에 따른 이층 구조로 된 핀 전계 효과 트랜지스터의 형성 방법은, (a) 기판, 상기 기판 상에 핀 구조 채널이 형성될 실리콘층을 형성하는 단계; (b) 상기 실리콘층 전면에 산소이온을 주입하여 상기 실리콘층 내부에 산소이온 주입층을 형성하는 단계; (c) 상기 산소이온 주입층을 산소 분위기에서 열처리하여 상기 실리콘층을 전기적으로 절연된 상층 및 하층의 실리콘층으로 분리하는 산화막 매몰층으로 형성시키는 단계; (d) 상기 실리콘층을 일괄 이방성 플라즈마 식각하여 핀 구조 채널의 활성영역을 형성하는 단계; (e) 상기 기판 상에 동일한 게이트 물질을 증착 및 식각하여 게이트를 형성하는 단계; 및 (f) 하층 트랜지스터용 소스 및 드레인을 형성하기 위한 이온을 상기 하층의 실리콘층 부분에 선택적으로 주입하여 하층 트랜지스터를 형성하고, 상층 트랜지스터용 소스 및 드레인을 형성하기 위한 이온을 상기 상층의 실리콘층 부분에 선택적으로 주입하여 상층 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 한다.
산소주입분리법(SIMOX), 핀 전계 효과 트랜지스터(FinFET), 단 채널 효과 (Short Channel Effects), 인버터(Inverter), 이중 게이트(Double Gate), 트렌치, 3차원 구조 트랜지스터, 수직형 집적(Vertical Integration)
The present invention relates to a field-effect transistor manufacturing method and relates to a structure, specifically, the bi-layer structure with fin field effect transistor manufacturing method and the manufacturing method with the bi-layer structure produced by a fin field effect transistor CMOS inverter. The method of forming a fin field effect transistor as a bi-layer structure according to the present invention, (a) a substrate, comprising: a pin-channel structure on the substrate, forming a silicon layer to be formed; (B) implanting oxygen ions into the entire surface of the silicon layer to form an oxygen ion implanted layer inside the silicon layer; (C) a step of heat-treating the oxygen ion implanted layer in an oxygen atmosphere to form a buried oxide layer electrically isolated from the upper layer and the lower layer of the silicon layer is insulated from the silicon layer; (D) etching the silicon layer by anisotropic plasma bulk form an active area of the fin channel structure; (E) forming a gate by depositing and etching the gate material on the same substrate; And (f) a lower layer transistor for the source and the ion to form a drain wherein the selectively implanted into the silicon layer portion of the lower layer a lower layer transistor forming, and an upper layer transistor for the source and the ion to form the drain the upper layer of the silicon layer selective implantation with the part to be characterized in that it comprises the step of forming the upper layer transistor. Oxygen implantation separation method (SIMOX), fin field effect transistor (FinFET), short channel effect (Short Channel Effects), the inverter (Inverter), a double gate (Double Gate), a trench, a three-dimensional structure of the transistor, the vertical integrated (Vertical Integration)
公开/授权文献:
- KR100583391B1 이층 구조로 된 핀 전계 효과 트랜지스터 및 씨모스인버터의 형성 방법 및 그 구조 公开/授权日:2006-05-26
信息查询:
EspacenetIPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
--------H01L21/02 | .半导体器件或其部件的制造或处理 |
----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料 |
--------------H01L21/26 | ....用波或粒子辐射轰击的 |
----------------H01L21/335 | .....场效应晶体管 |
------------------H01L21/336 | ......带有绝缘栅的 |