基本信息:
- 专利标题： 적층된 반도체 디바이스를 상호연결하는 방법
- 专利标题（英）：KR101834096B1 - Method for interconnecting stacked semiconductor devices
- 申请号：KR1020167004985 申请日：2013-09-27
- 公开(公告)号：KR101834096B1 公开(公告)日：2018-03-02
- 发明人： 자오준펭
- 申请人： 인텔 코포레이션
- 申请人地址： **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 专利权人： 인텔 코포레이션
- 当前专利权人： 인텔 코포레이션
- 当前专利权人地址： **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 代理人： 제일특허법인
- 国际申请： PCT/CN2013/084498 2013-09-27
- 国际公布： WO2015042886 2015-04-02
- 主分类号： H01L25/065
- IPC分类号： H01L25/065 ; H01L23/00 ; H01L23/48 ; H01L25/075
摘要：
반도체디바이스(100)를제조하는방법은제1 및제2 다이(104, 106) 상에림(108)을형성하는단계를포함한다. 림(108)은제1 및제2 다이(104, 106)에서부터측방향으로연장된다. 제2 다이(106)는제1 다이(104) 위에적층되고, 하나이상의비아(112)는적층후 림(108)을통해드릴링된다. 반도체디바이스(100)는각각의제1 및제2 다이(104, 106) 중적어도하나및 대응하는림(108) 위에연장되는재분배층(202)을포함한다. 하나이상의비아(112)는대응하는림(108)을통해연장되고, 하나이상의비아(112)는림(108)을통해제1 및제2 다이(104, 106)과통한다.
摘要（英）：
A method for manufacturing a semiconductor device 100 includes the step of forming a rim (108) on the first and second dies (104, 106). Rim 108 extends laterally from the first and second dies (104, 106). The second die 106 is stacked over the first die 104, the drilling through one or more vias 112 rim 108 after lamination. Semiconductor device 100 includes a redistribution layer 202 extending over the rim 108 and corresponding to at least one of each of the first and second dies (104, 106). One or more vias 112 extends through the rim 108 which corresponds, communicates with one or more vias (112) are first and second dies (104, 106) through a rim (108).
公开/授权文献:
- KR1020160039248A 적층된 반도체 디바이스를 상호연결하는 방법 公开/授权日：2016-04-08
信息查询:
EspacenetIPC结构图谱:
| H | 电学 |
| --H01 | 基本电气元件 |
| ----H01L | 半导体器件；其他类目未包含的电固体器件 |
| ------H01L25/00 | 由多个单个半导体或其他固态器件组成的组装件 |
| --------H01L25/03 | .所有包含在H01L27/00至H01L51/00各组中同一小组内的相同类型的器件，例如整流二极管的组装件 |
| ----------H01L25/04 | ..不具有单独容器的器件 |
| ------------H01L25/065 | ...包含在H01L27/00组类型的器件 |