基本信息:
- 专利标题： 비대칭 GaN 트랜지스터들 및 상승 모드 동작을 위한 자기-정렬 구조들 및 방법들
- 专利标题（英）：The alignment structures and methods - for the asymmetric magnetic GaN transistor and steady-mode operation
- 申请号：KR1020157004723 申请日：2013-06-12
- 公开(公告)号：KR101732284B1 公开(公告)日：2017-05-02
- 发明人： 다스굽타,산사프타크 , 텐,한위 , 라도사블예비치,마르코 , 무케르지,닐로이 , 고엘,니티 , 카베히에,사나즈 , 성,승훈 , 필라리세티,라비 , 차우,로버트에스.
- 申请人： 인텔 코포레이션
- 申请人地址： **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 专利权人： 인텔 코포레이션
- 当前专利权人： 인텔 코포레이션
- 当前专利权人地址： **** Mission College Boulevard, Santa Clara, California *****, U.S.A.
- 代理人： 양영준; 백만기
- 优先权： US13/631,534 2012-09-28
- 国际申请： PCT/US2013/045427 2013-06-12
- 国际公布： WO2014051732 2014-04-03
- 主分类号： H01L29/66
- IPC分类号： H01L29/66 ; H01L29/778 ; H01L29/08 ; H01L29/20 ; H01L29/423
摘要：
실시예들은 HEMT(High Electron Mobility Transistor)들을포함한다. 실시예들에서, 게이트전극은소스및 드레인반도체영역으로부터상이한거리들만큼이격되어높은항복전압및 낮은온-스테이트저항을제공한다. 실시예들에서는, 자기-정렬기술들이적용되어트렌치들내에및 그사이의심축위에유전체라이너를형성하고, 이는단일마스킹작업으로게이트길이, 게이트-소스길이및 게이트-드레인길이를독립적으로정의한다. 실시예들에서, III-N HEMT들은임계전압튜닝및/또는상승모드동작을위해불소도핑된반도체장벽층들을포함한다.
摘要（英）：
Embodiments include (High Electron Mobility Transistor) HEMT. It provides resistance state - In embodiments, the gate electrode are spaced by different distances from the source and drain semiconductor region a high breakdown voltage and low on. Carried out in the example, the self-aligned technology have been applied, to form a dielectric liner over the mandrel between the inside of the trench and that this gate length, the gate of a single masking-defines the drain length independently source length and a gate. In embodiments, III-N HEMT comprise fluorine doped semiconductor barrier layer for tuning the threshold voltage and / or increase mode operation.
公开/授权文献:
- KR1020150036756A 비대칭 GaN 트랜지스터들 및 상승 모드 동작을 위한 자기-정렬 구조들 및 방법들 公开/授权日：2015-04-07