基本信息:
- 专利标题： 메모리 회로를 포함하는 집적 회로 및 그 형성 방법
- 专利标题（英）：Layout techniques for read-only memory and the like
- 专利标题（中）：只读存储器和类似的布局技术
- 申请号：KR1020070019562 申请日：2007-02-27
- 公开(公告)号：KR101333436B1 公开(公告)日：2013-11-26
- 发明人： 두덱크데니스이 , 에반스도널드에이 , 팜하이큐 , 워너웨인이 , 워즈니악로널드제이
- 申请人： 에이저 시스템즈 엘엘시
- 申请人地址： **** American Parkway NE, Allentown, Pennsylvania *****, U.S.A.
- 专利权人： 에이저 시스템즈 엘엘시
- 当前专利权人： 에이저 시스템즈 엘엘시
- 当前专利权人地址： **** American Parkway NE, Allentown, Pennsylvania *****, U.S.A.
- 代理人： 제일특허법인; 김원준
- 优先权： US11/363,010 2006-02-27
- 主分类号： G11C17/00
- IPC分类号： G11C17/00 ; G11C7/18 ; G11C8/14
SS 면은 스위칭 디바이스와 상호접속된다. 스위칭 디바이스 및 V
SS 면은 제 1 레벨에서 형성된다. V
SS 면은 스위칭 디바이스의 기능적인 부분을 형성하는 실질적으로 상보적인 인터록킹 영역으로서 형성될 수 있다. 스위칭 디바이스는 인접한 워드 라인과 인접한 비트 라인 구조 중 선택된 비트 라인 사이에서 접속되어 인접한 워드 라인에 의한 활성화에 따라 그들 사이에서 선택적인 전기 전도성을 갖는다.
Integrated circuit according to the present invention is provided with a plurality of switching devices located in the plurality of word lines and a site which intersects the plurality of bit line structure and a bit line structure at a plurality of sites, that contain the at least three bit lines a memory circuit. V SS is a plurality of surface is interconnected with the switching device. Switching device and V SS side is formed in the first level. V SS side can be substantially formed in a complementary interlocking region for forming the functional part of the switching device. The switching device is connected between adjacent word line and an adjacent bit line of the selected bit line structure has a selective electrical conductivity between them in accordance with the activation by the adjacent word line.
公开/授权文献:
- KR1020070089088A 메모리 회로를 포함하는 집적 회로 및 그 형성 방법 公开/授权日：2007-08-30