基本信息:
- 专利标题: 반도체 소자 형성의 에피택셜 성장막 형성용 금속 적층 기판의 제조 방법 및 반도체 소자 형성의 에피택셜 성장막 형성용 금속 적층 기판
- 专利标题(英):Method for manufacturing metal laminated substrate for epitaxially grown film formation for semiconductor element formation and metal laminated substrate for epitaxially grown film formation for semiconductor element formation
- 专利标题(中):用于半导体元素形成的金属层压基板的金属层压基板的制造方法和用于半导体元件形成的外延形成膜的金属层压基板的方法
- 申请号:KR1020117010374 申请日:2009-10-20
- 公开(公告)号:KR101306181B1 公开(公告)日:2013-09-09
- 发明人: 오카야마히로나오 , 가네코아키라 , 난부코우지
- 申请人: 도요 고한 가부시키가이샤
- 申请人地址: 일본국 도쿄도 치요다구 욘방쵸 *-**
- 专利权人: 도요 고한 가부시키가이샤
- 当前专利权人: 도요 고한 가부시키가이샤
- 当前专利权人地址: 일본국 도쿄도 치요다구 욘방쵸 *-**
- 代理人: 이철
- 优先权: JPJP-P-2008-290341 2008-11-12
- 国际申请: PCT/JP2009/005472 2009-10-20
- 国际公布: WO2010055612 2010-05-20
- 主分类号: H01L21/20
- IPC分类号: H01L21/20 ; B21B47/00
(해결 수단) 금속판(T1)의 적어도 한쪽의 표면을 스퍼터 에칭 등에 의해 활성화하는 공정과, 압하율 90% 이상으로 냉간 압연된 Cu 또는 Cu 합금으로 이루어지는 금속박(金屬箔; T2)의 적어도 한쪽의 표면을 활성화하는 공정과, 금속판의 활성화 표면과, 금속박의 활성화 표면을 서로 마주보게 해 적층하여, 예를 들면 압하율 10% 이하로 냉간 압연하는 공정과, 150℃ 이상 1000℃ 이하로 열처리함으로써 금속박을 2축 결정 배향시키는 공정을 갖는다.
(Task) is to provide a metal laminated substrate for forming an epitaxial growth film for forming a semiconductor device having a high degree of a biaxial crystal (結晶) orientation to the surface of the metal substrate.
At least one surface of, (solving means), the metal sheet (T1) at least sputtering a surface of one step of activating by etching or the like, a reduction rate of a metal foil made of a cold-rolled Cu or Cu alloy with more than 90% (T2 金屬 箔) of by laminating to see the active surface and the activation surface of the metal foil in the step of the metal plate to enable face each other, for example a metal foil by heat treatment step, a range from 150 ℃ 1000 ℃ to cold rolling with a reduction ratio less than 10% of the It has a two-axis process in which crystal orientation.
公开/授权文献:
信息查询:
EspacenetIPC结构图谱:
H | 电学 |
--H01 | 基本电气元件 |
----H01L | 半导体器件;其他类目未包含的电固体器件 |
------H01L21/00 | 专门适用于制造或处理半导体或固体器件或其部件的方法或设备 |
--------H01L21/02 | .半导体器件或其部件的制造或处理 |
----------H01L21/027 | ..未在H01L21/18或H01L21/34组中包含的为进一步的光刻工艺在半导体之上制作掩膜 |
------------H01L21/18 | ...器件有由周期表第Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料 |
--------------H01L21/20 | ....半导体材料在基片上的沉积,例如外延生长 |