基本信息:
- 专利标题： 고속 검사가 가능한 반도체 소자 자동검사장치
- 专利标题（英）：Automatic test equipment capable of high speed test
- 专利标题（中）：自动测试设备可进行高速测试
- 申请号：KR1020070019919 申请日：2007-02-27
- 公开(公告)号：KR100825811B1 公开(公告)日：2008-04-29
- 发明人： 장철웅 , 장승호 , 이재일 , 이영진
- 申请人： 삼성전자주식회사
- 申请人地址： ***, Samsung-ro, Yeongtong-gu, Suwon-si, Gyeonggi-do, Republic of Korea
- 专利权人： 삼성전자주식회사
- 当前专利权人： 삼성전자주식회사
- 当前专利权人地址： ***, Samsung-ro, Yeongtong-gu, Suwon-si, Gyeonggi-do, Republic of Korea
- 代理人： 리앤목특허법인
- 主分类号： G01R31/26
- IPC分类号： G01R31/26 ; G01R31/3183
摘要：
An automatic test apparatus for high speed test is provided to overcome a limit of an operational frequency of an FPGA by installing an acceleration circuit and a deceleration circuit at ends of the FPGA. An automatic test unit body tests a semiconductor element in an electrical method. An FPGA(190) controls a driver and a comparator which are installed in an automatic test unit. An acceleration circuit(400) is connected to an output terminal of the FPGA in order to double an operational frequency of the FPGA. A deceleration circuit(500) is connected to an output terminal of the FPGA in order to convert the operational frequency of the semiconductor element to an operational frequency of the FPGA.
摘要（中）：
提供了一种用于高速测试的自动测试装置，以通过在FPGA端部安装加速电路和减速电路来克服FPGA工作频率的限制。 自动测试单元体以电气方式测试半导体元件。 FPGA（190）控制安装在自动测试单元中的驱动器和比较器。 加速电路（400）连接到FPGA的输出端，以使FPGA的工作频率加倍。 减速电路（500）连接到FPGA的输出端，以将半导体元件的工作频率转换为FPGA的工作频率。
信息查询:
EspacenetIPC结构图谱:
| G | 物理 |
| --G01 | 测量；测试 |
| ----G01R | 测量电变量；测量磁变量（通过转换成电变量对任何种类的物理变量进行测量参见G01类名下的 |
| ------G01R31/00 | 电性能的测试装置；电故障的探测装置；以所进行的测试在其他位置未提供为特征的电测试装置 |
| --------G01R31/26 | .单个半导体器件的测试 |