基本信息:
- 专利标题： 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로
- 专利标题（英）：Decoding Circuit For Semiconductor Memory Device Capable Of Disabling Word Line Sequentially
- 专利标题（中）：드라인순차적비활성화가가능한반도체메모리장치의디코딩회로
- 申请号：KR1020000039993 申请日：2000-07-12
- 公开(公告)号：KR100386950B1 公开(公告)日：2003-06-18
- 发明人： 최종현 , 강상석 , 유제환 , 주재훈
- 申请人： 삼성전자주식회사
- 申请人地址： ***, Samsung-ro, Yeongtong-gu, Suwon-si, Gyeonggi-do, Republic of Korea
- 专利权人： 삼성전자주식회사
- 当前专利权人： 삼성전자주식회사
- 当前专利权人地址： ***, Samsung-ro, Yeongtong-gu, Suwon-si, Gyeonggi-do, Republic of Korea
- 代理人： 임창현; 권혁수
- 主分类号： G11C11/407
- IPC分类号： G11C11/407
摘要：
A semiconductor memory device of the invention includes: main decoders for generating wordline enable signals in response to first decoding signals, a first precharge signal, and a second precharge signal; wordline drivers for wordline drive signals in response to the wordline enable signals and second decoding signals; and a circuit for generating the second precharge signal in response to a command signal. The wordline drive signals are inactivated in sequence in response to the first decoding signals and the second precharge signal, in order to reducing ground noises.
摘要（中）：
本发明的半导体存储器件包括：主解码器，用于响应于第一解码信号，第一预充电信号和第二预充电信号产生字线使能信号; 响应于字线使能信号和第二解码信号，用于字线驱动信号的字线驱动器; 以及用于响应于命令信号产生第二预充电信号的电路。 响应于第一解码信号和第二预充电信号，字线驱动信号被依次去激活，以减少接地噪声。
公开/授权文献:
- KR1020020006366A 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로 公开/授权日：2002-01-19
信息查询:
EspacenetIPC结构图谱:
| G11C11/56 | 组优先于G11C11/02至G11C11/54中各组。 |
| --G11C11/19 | .在谐振电路中应用非线性电抗器件的 |
| ----G11C11/26 | ..应用放电管的 |
| ------G11C11/40 | ...应用晶体管的 |
| --------G11C11/401 | ....形成需要刷新或电荷再生的单元的，即，动态单元的 |
| ----------G11C11/4063 | .....辅助电路，例如，用于寻址、译码、驱动、写、读出或定时的 |
| ------------G11C11/407 | ......用于场效应型存储单元的 |